JAJSCB0E
June 2016 – December 2021
UCC21520
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
概要 (続き)
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Power Ratings
7.6
Insulation Specifications
7.7
Safety-Related Certifications
7.8
Safety-Limiting Values
7.9
Electrical Characteristics
7.10
Switching Characteristics
7.11
Insulation Characteristics Curves
7.12
Typical Characteristics
8
Parameter Measurement Information
8.1
Propagation Delay and Pulse Width Distortion
8.2
Rising and Falling Time
8.3
Input and Disable Response Time
8.4
Programable Dead Time
8.5
Power-up UVLO Delay to OUTPUT
8.6
CMTI Testing
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Feature Description
9.3.1
VDD, VCCI, and Undervoltage Lock Out (UVLO)
9.3.2
Input and Output Logic Table
9.3.3
Input Stage
9.3.4
Output Stage
9.3.5
Diode Structure in the UCC21520 and the UCC21520A
9.4
Device Functional Modes
9.4.1
Disable Pin
9.4.2
Programmable Dead-Time (DT) Pin
9.4.2.1
Tying the DT Pin to VCC
9.4.2.2
DT Pin Connected to a Programming Resistor between DT and GND Pins
9.4.2.3
41
10
Application and Implementation
10.1
Application Information
10.2
Typical Application
10.2.1
Design Requirements
10.2.2
Detailed Design Procedure
10.2.2.1
Designing INA/INB Input Filter
10.2.2.2
Select External Bootstrap Diode and its Series Resistor
10.2.2.3
Gate Driver Output Resistor
10.2.2.4
Gate to Source Resistor Selection
10.2.2.5
Estimate Gate Driver Power Loss
10.2.2.6
Estimating Junction Temperature
10.2.2.7
Selecting VCCI, VDDA/B Capacitor
10.2.2.7.1
Selecting a VCCI Capacitor
10.2.2.7.2
Selecting a VDDA (Bootstrap) Capacitor
10.2.2.7.3
Select a VDDB Capacitor
10.2.2.8
Dead Time Setting Guidelines
10.2.2.9
Application Circuits with Output Stage Negative Bias
10.2.3
Application Curves
11
Power Supply Recommendations
12
Layout
12.1
Layout Guidelines
12.2
Layout Example
13
Device and Documentation Support
13.1
Third-Party Products Disclaimer
13.2
Documentation Support
13.2.1
Related Documentation
13.3
Certifications
13.4
Receiving Notification of Documentation Updates
13.5
サポート・リソース
13.6
Trademarks
13.7
Electrostatic Discharge Caution
13.8
Glossary
14
Mechanical, Packaging, and Orderable Information
1
特長
汎用:デュアル・ローサイド、デュアル・ハイサイド、またはハーフ・ブリッジ・ドライバ
動作温度範囲: -40℃~+125℃
スイッチング・パラメータ:
19ns (標準値) の伝搬遅延
最小パルス幅:10ns
最大遅延マッチング:5ns
最大パルス幅歪み:
6
ns
100V/ns を超える同相過渡耐性 (CMTI)
最大 12.8kV のサージ耐性
絶縁バリアの寿命:40 年超
ピーク・ソース 4A、ピーク・シンク 6A の出力
TTL および CMOS 互換の入力
3V~18Vの入力 VCCI 範囲により、デジタルおよびアナログの両方のコントローラと接続可能
最大 25V の VDD 出力駆動電源
5V および 8V の VDD UVLO オプション
オーバーラップおよびデッドタイムをプログラム可能
5ns 未満の入力パルスと過渡ノイズを除去
高速なディセーブルによる電源シーケンス
業界標準の幅広 SOIC-16 (DW) パッケージ
安全関連認証:
DIN V VDE V 0884-11: 2017-01に準拠した強化絶縁耐圧:8000V
PK
UL 1577 に準拠した絶縁耐圧:5.7kV
RMS
(1 分間)
IEC 60950-1、IEC 62368-1、IEC 61010-1、IEC 60601-1 最終製品規格による CSA 認証
GB4943.1-2011 による CQC 認証