JAJSEB4G October   2017  – February 2024 TLIN2029-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 ESD 定格 - IEC
    4. 5.4 熱に関する情報
    5. 5.5 推奨動作条件
    6. 5.6 電気的特性
    7. 5.7 スイッチング特性
    8. 5.8 タイミング要件
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  LIN (Local Interconnect Network) バス
        1. 7.3.1.1 LIN トランスミッタの特性
        2. 7.3.1.2 LIN レシーバの特性
          1. 7.3.1.2.1 終端
      2. 7.3.2  TXD (送信入力および出力)
      3. 7.3.3  RXD (受信出力)
      4. 7.3.4  VSUP (電源電圧)
      5. 7.3.5  GND (グランド)
      6. 7.3.6  EN (イネーブル入力)
      7. 7.3.7  保護機能
      8. 7.3.8  TXD ドミナント タイムアウト (DTO)
      9. 7.3.9  バスがドミナント状態で固着するシステム フォルト：偽のウェイクアップ誤動作防止
      10. 7.3.10 サーマル シャットダウン
      11. 7.3.11 VSUP の低電圧保護
      12. 7.3.12 電源なしデバイスと LIN バス
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常モード
      2. 7.4.2 スリープ モード
      3. 7.4.3 スタンバイ モード
      4. 7.4.4 ウェークアップ イベント
        1. 7.4.4.1 ウェークアップ要求 (RXD)
        2. 7.4.4.2 モード遷移
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 設計手順の詳細
        1. 8.2.2.1 通常モードのアプリケーション ノート
        2. 8.2.2.2 スタンバイ モードのアプリケーション ノート
          1. 8.2.2.2.1 TXD ドミナント状態タイムアウトのアプリケーション ノート
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

5.7 スイッチング特性

パラメータは -40℃ ≦ TA ≦ 125℃で有効 (特に記述のない限り)
パラメータ テスト条件 最小値 代表値 最大値 単位
D112V デューティ サイクル 1 (ISO/DIS 17987 Param 27) (1) THREC(MAX) = 0.744 x VSUP、THDOM(MAX) = 0.581 x VSUP、VSUP = 4V～7.4V、tBIT = 50µs (20kbps)、D1 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.396
D112V ‌デューティ サイクル 1(2) THREC(MAX) = 0.625 x VSUP、THDOM(MAX) = 0.581 x VSUP、VSUP = 7.4V～9.4V、tBIT = 50µs (20kbps)、D1 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.368
D112V デューティ サイクル 1 (ISO/DIS 17987 Param 27) THREC(MAX) = 0.744 x VSUP、THDOM(MAX) = 0.581 x VSUP、VSUP = 9.4V～18V、tBIT = 50µs (20kbps)、D1 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.396
D212V デューティ サイクル 2 (ISO/DIS 17987 Param 28) THREC(MIN) = 0.422 x VSUP、THDOM(MIN) = 0.284 x VSUP、VSUP = 4V～7.4V、tBIT = 50µs (20kbps)、D2 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.581
D212V ‌デューティ サイクル 2(2) THREC(MIN) = 0.422 x VSUP、THDOM(MIN) = 0.284 x VSUP、VSUP = 7.4V～9.4V、tBIT = 50µs (20kbps)、D2 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.67
D212V デューティ サイクル 2 (ISO/DIS 17987 Param 28) THREC(MIN) = 0.422 x VSUP、THDOM(MIN) = 0.284 x VSUP、VSUP = 9.4V～18V、tBIT = 50µs (20kbps)、D2 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.581
D312V デューティ サイクル 3 (ISO/DIS 17987 Param 29) THREC(MAX) = 0.778 x VSUP、THDOM(MAX) = 0.616 x VSUP、VSUP = 7V～18V、tBIT = 96µs (10.4kbps)、D3 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.417
D312V デューティ サイクル 3 THREC(MAX) = 0.645 x VSUP、THDOM(MAX) = 0.616 x VSUP、VSUP = 4V～7V、tBIT = 96µs (10.4kbps)、D3 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.417
D412V デューティ サイクル 4 (ISO/DIS 17987 Param 30) THREC(MIN) = 0.389 x VSUP、THDOM(MIN) = 0.251 x VSUP、VSUP = 4.6V～7.4V、tBIT = 96µs (10.4kbps)、D4 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.59
D412V ‌デューティ サイクル 4(2) THREC(MIN) = 0.389 x VSUP、THDOM(MIN) = 0.251 x VSUP、VSUP = 7.4V～9.4V、tBIT = 96µs (10.4kbps)、D4 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.6
D412V デューティ サイクル 4 (ISO/DIS 17987 Param 30) THREC(MIN) = 0.389 x VSUP、THDOM(MIN) = 0.251 x VSUP、VSUP = 7.4V～18V、tBIT = 96µs (10.4kbps)、D4 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.59
D124V デューティ サイクル 1 (ISO/DIS 17987 Param 72) (1) THREC(MAX) = 0.710 x VSUP、THDOM(MAX) = 0.544 x VSUP、VSUP = 15V～36V、tBIT = 50µs (20kbps)、D1 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.33
D224V デューティ サイクル 2 (ISO/DIS 17987 Param 73) THREC(MIN) = 0.446 x VSUP、THDOM(MIN) = 0.302 x VSUP、VSUP = 15.6V～36V、tBIT = 50µs (20kbps)、D2 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.642
D324V デューティ サイクル 3 (ISO/DIS 17987 Param 74) THREC(MAX) = 0.744 x VSUP、THDOM(MAX) = 0.581 x VSUP、VSUP = 7V～36V、tBIT = 96µs (10.4kbps)、D3 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12‌ を参照) 0.386
D324V デューティ サイクル THREC(MAX) = 0.645 x VSUP、THDOM(MAX) = 0.581 x VSUP、VSUP = 4V～7V、tBIT = 96µs (10.4kbps)、D3 = tBUS_rec(min)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.386
D424V デューティ サイクル 4 (ISO/DIS 17987 Param 75) THREC(MIN) = 0.422 x VSUP、THDOM(MIN) = 0.284 x VSUP、VSUP = 4.6V～36V、tBIT = 96µs (10.4kbps)、D4 = tBUS_rec(MAX)/(2 x tBIT) (図 6-11、図 6-12 を参照) 0.591
(1) デューティ サイクル：LIN ドライバ バスの負荷条件 (CLIN、RLIN)：負荷 1 = 1nF、1kΩ、負荷 2 = 10nF、500Ω、負荷 3 = 6.8nF、660Ω。10.4kbps 動作のために、デューティ サイクル 3 および 4 が定義されています。TLIN2029 は、デューティ サイクル 1 および 2 で規定された高速 20kbps 動作に対応していると同時に、これらの低データ レート要件も満たしています。SAEJ2602 は、LIN 2.0 のデューティ サイクルの定義から伝搬遅延の式を導出しています。詳細については、SAEJ2602 の仕様を参照してください。