JAJSFG9C
May 2018 – May 2024
2N7001T
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
スイッチング特性
5.7
動作特性
5.8
代表的特性
6
パラメータ測定情報
6.1
負荷回路および電圧波形
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
1.65V~3.60V の昇圧または降圧変換
7.3.2
平衡化された CMOS プッシュプル出力
7.3.3
標準 CMOS 入力
7.3.4
負のクランプ ダイオード
7.3.5
部分的パワー ダウン (Ioff)
7.3.6
過電圧許容入力
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
プロセッサ エラーの昇圧変換
8.2.1.1
設計要件
8.2.1.2
詳細な設計手順
8.2.1.3
アプリケーション曲線
8.2.2
ディスクリート FET による変換の代替
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントのサポート
9.1.1
関連資料
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
6.1
負荷回路および電圧波形
特に記述のない限り、すべての入力パルスは、以下の特性を持つジェネレータで生成されます。
f = 1 MHz
Z
O
= 50 Ω
dv/dt ≤ 1 ns/V
A.
C
L
にはプローブと治具の容量が含まれます。
図 6-1
負荷回路
表 6-1 負荷回路の条件
パラメータ
V
CC
R
L
C
L
t
pd
伝搬 (遅延) 時間
1.65 V~3.6 V
2kΩ
15pF
A.
V
CCI
は、入力ポートに関連付けられた電源ピンです。
B.
V
OH
と V
OL
は、規定された R
L
と C
L
で発生する出力電圧レベルの標準値です。
図 6-2
伝搬遅延