JAJSFM2H April   2018  – June 2024 ISO1410 , ISO1412 , ISO1430 , ISO1432 , ISO1450 , ISO1452

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 概要 (続き)
  6. 5 デバイス比較表
  7. 6 ピン構成および機能
    1.     ピンの機能：全二重デバイス
    2.     ピンの機能：半二重デバイス
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電力定格
    6. 7.6  絶縁仕様
    7. 7.7  安全関連認証
    8. 7.8  安全限界値
    9. 7.9  電気的特性：ドライバ
    10. 7.10 電気的特性：レシーバ
    11. 7.11 電源電流特性：サイド 1 (ICC1)
    12. 7.12 電源電流特性：サイド 2 (ICC2)
    13. 7.13 スイッチング特性：ドライバ
    14. 7.14 スイッチング特性：レシーバ
    15. 7.15 絶縁特性曲線
    16. 7.16 代表的特性
  9. 8 パラメータ測定情報
  10. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 電磁両立性 (EMC) に関する検討事項
      2. 9.3.2 フェイルセーフ レシーバ
      3. 9.3.3 サーマル シャットダウン
      4. 9.3.4 グリッチ フリーのパワーアップ / パワーダウン
    4. 9.4 デバイスの機能モード
      1. 9.4.1 デバイス I/O 回路図
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 データ レートとバス長
        2. 10.2.2.2 スタブ長
        3. 10.2.2.3 バスの負荷
      3. 10.2.3 アプリケーション曲線
        1. 10.2.3.1 絶縁寿命
  12. 11電源に関する推奨事項
  13. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 PCB 材料
    2. 12.2 レイアウト例
  14. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
        1. 13.1.1.1 関連リンク
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  15. 14改訂履歴
  16. 15メカニカル、パッケージ、および注文情報

7.11 電源電流特性：サイド 1 (ICC1)

 バスの負荷ありとなし (特に記述のない限り推奨動作条件範囲内)
パラメータテスト条件最小値代表値最大値単位
ドライバはイネーブル、レシーバはディセーブル
ロジック側電源電流VD = VCC1、VCC1 = 5V ± 10%2.64.4mA
ロジック側電源電流VD = VCC1、VCC1 = 3.3V ± 10%2.64.4mA
ロジック側電源電流ISO141x、D = 500kbps の方形波、50% デューティ サイクル、VCC1 = 5V ± 10%3.25.1mA
ロジック側電源電流ISO141x、D = 500kbps の方形波、50% デューティ サイクル、VCC1 = 3.3V ± 10%3.25.1mA
ロジック側電源電流ISO143x、D = 12Mbps の方形波、50% デューティ サイクル、VCC1 = 5V ± 10%3.25.1mA
ロジック側電源電流ISO143x、D = 12Mbps の方形波、50% デューティ サイクル、VCC1 = 3.3V ± 10%3.25.1mA
ロジック側電源電流ISO145x、D = 50Mbps の方形波、50% デューティ サイクル、VCC1 = 5V ± 10%3.65.3mA
ロジック側電源電流ISO145x、D = 50Mbps の方形波、50% デューティ サイクル、VCC1 = 3.3V ± 10%3.45.2mA
ドライバはイネーブル、レシーバはイネーブル
ロジック側電源電流VRE = VGND1、全二重デバイスの場合ループバック、VD = VCC1、VCC1 = 5V ± 10%2.64.4mA
ロジック側電源電流VRE = VGND1、全二重デバイスの場合ループバック、VD = VCC1、VCC1 = 3.3V ± 10%2.64.4mA
ロジック側電源電流ISO141x、VRE = VGND1、全二重デバイスの場合ループバック、D = 500kbps の方形波、50% デューティ サイクル、VCC1 = 5V ± 10%、CL(R)(1) = 15pF3.35.1mA
ロジック側電源電流ISO141x、VRE = VGND1、全二重デバイスの場合ループバック、D = 500kbps の方形波、50% デューティ サイクル、VCC1 = 3.3V ± 10%、CL(R)(1) = 15pF3.25.1mA
ロジック側電源電流ISO143x、VRE = VGND1、全二重デバイスの場合ループバック、D = 12Mbps の方形波、50% デューティ サイクル、VCC1 = 5V ± 10%、CL(R)(1) = 15pF4.16mA
ロジック側電源電流ISO143x、VRE = VGND1、全二重デバイスの場合ループバック、D = 12Mbps の方形波、50% デューティ サイクル、VCC1 = 3.3V ± 10% 、CL(R)(1) = 15pF3.85.7mA
ロジック側電源電流ISO145x、VRE = VGND1、全二重デバイスの場合ループバック、D = 50Mbps の方形波、50% デューティ サイクル、VCC1 = 5V ± 10%、CL(R)(1) = 15pF6.38.9mA
ロジック側電源電流ISO145x、VRE = VGND1、全二重デバイスの場合ループバック、D = 50Mbps の方形波、50% デューティ サイクル、VCC1 = 3.3V ± 10%、CL(R)(1) = 15pF5.37.8mA
ドライバはディセーブル、レシーバはイネーブル
ロジック側電源電流V(A-B) ≥ 200mV、VD = VCC1、VCC1 = 5V ± 10%1.63.1mA
ロジック側電源電流V(A-B) ≥ 200mV、VD = VCC1、VCC1 = 3.3V ± 10%1.63.1mA
ロジック側電源電流ISO141x、(A-B) = 500kbps の方形波、50% デューティ サイクル、VD = VCC1、VCC1 = 5V ± 10%、CL(R)(1) = 15pF1.73.1mA
ロジック側電源電流ISO141x、(A-B) = 500kbps の方形波、50% デューティ サイクル、VD = VCC1、VCC1 = 3.3V ± 10%、CL(R)(1) = 15pF1.63.1mA
ロジック側電源電流ISO143x、(A-B) = 12Mbps の方形波、50% デューティ サイクル、VD = VCC1、 VCC1 = 5V ± 10%、CL(R)(1) = 15pF2.64mA
ロジック側電源電流ISO143x、(A-B) = 12Mbps の方形波、50% デューティ サイクル、VD = VCC1、 VCC1 = 3.3V ± 10%、CL(R)(1) = 15pF2.23.7mA
ロジック側電源電流ISO145x、(A-B) = 50Mbps の方形波、50% デューティ サイクル、VD = VCC1、VCC1 = 5V ± 10%、CL(R)(1) = 15pF4.76.7mA
ロジック側電源電流ISO145x、(A-B) = 50Mbps の方形波、50% デューティ サイクル、VD = VCC1、VCC1 = 3.3V ± 10%、CL(R)(1) = 15pF3.75.7mA
ドライバはディセーブル、レシーバはディセーブル
ロジック側電源電流VDE = VGND1、VD = VCC1、VCC1 = 5V ± 10%1.63.1mA
ロジック側電源電流VDE = VGND1、VD = VCC1、VCC1 = 3.3V ± 10%1.63.1mA
(1) CL(R) は、R ピンの負荷容量です。