• Menu
  • Product
  • Email
  • PDF
  • Order now
  • TPS65023-Q1 3つのDC/DC、3つのLDO、I2Cインターフェイス およびDVSを搭載した電力管理IC (PMIC)

    • JAJSFR5F March   2009  – July 2018 TPS65023-Q1

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • TPS65023-Q1 3つのDC/DC、3つのLDO、I2Cインターフェイス およびDVSを搭載した電力管理IC (PMIC)
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      概略回路図
  4. 4 改訂履歴
  5. 5 概要(続き)
  6. 6 Pin Configuration and Functions
    1.     Pin Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Timing Requirements
    7. 7.7 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Step-Down Converters, VDCDC1, VDCDC2, and VDCDC3
      2. 8.3.2 Soft Start
      3. 8.3.3 Active Discharge When Disabled
      4. 8.3.4 Power-Good Monitoring
      5. 8.3.5 Low-Dropout Voltage Regulators
      6. 8.3.6 Undervoltage Lockout
    4. 8.4 Device Functional Modes
      1. 8.4.1 VRTC Output and Operation With or Without Backup Battery
      2. 8.4.2 Power-Save Mode Operation (PSM)
      3. 8.4.3 Low-Ripple Mode
      4. 8.4.4 100% Duty-Cycle Low-Dropout Operation
      5. 8.4.5 System Reset and Control Signals
        1. 8.4.5.1 DEFLDO1 and DEFLDO2
        2. 8.4.5.2 Interrupt Management and the INT Pin
    5. 8.5 Programming
      1. 8.5.1 Power-Up Sequencing
      2. 8.5.2 Serial Interface
    6. 8.6 Register Maps
      1. 8.6.1 VERSION Register (address: 00h) Read-Only
      2. 8.6.2 PGOODZ Register (address: 01h) Read-Only
        1. Table 5. PGOODZ Register Field Descriptions
      3. 8.6.3 MASK Register (address: 02h)
      4. 8.6.4 REG_CTRL Register (address: 03h)
        1. Table 6. REG_CTRL Register Field Descriptions
      5. 8.6.5 CON_CTRL Register (address: 04h)
        1. Table 7. CON_CTRL Register Field Descriptions
      6. 8.6.6 CON_CTRL2 Register (address: 05h)
        1. Table 8. CON_CTRL2 Register Field Descriptions
      7. 8.6.7 DEFCORE Register (address: 06h)
        1. Table 9. DEFCORE Register Field Descriptions
      8. 8.6.8 DEFSLEW Register (address: 07h)
        1. Table 10. DEFSLEW Register Field Descriptions
      9. 8.6.9 LDO_CTRL Register (address: 08h)
        1. Table 11. LDO_CTRL Register Field Descriptions
  9. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Reset Condition of DCDC1
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Inductor Selection for the DC-DC Converters
        2. 9.2.2.2 Output Capacitor Selection
        3. 9.2.2.3 Input Capacitor Selection
        4. 9.2.2.4 Output Voltage Selection
        5. 9.2.2.5 VRTC Output
        6. 9.2.2.6 LDO1 and LDO2
        7. 9.2.2.7 TRESPWRON
        8. 9.2.2.8 VCC Filter
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイス・サポート
      1. 12.1.1 デベロッパー・ネットワークの製品に関する免責事項
    2. 12.2 ドキュメントのサポート
      1. 12.2.1 関連資料
    3. 12.3 ドキュメントの更新通知を受け取る方法
    4. 12.4 コミュニティ・リソース
    5. 12.5 商標
    6. 12.6 静電気放電に関する注意事項
    7. 12.7 Glossary
  13. 13メカニカル、パッケージ、および注文情報
  14. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPS65023-Q1 3つのDC/DC、3つのLDO、I2Cインターフェイス およびDVSを搭載した電力管理IC (PMIC)

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 車載アプリケーション用に認定済み
  • 下記内容でAEC-Q100認定済み:
    • デバイス温度グレード 1: 動作時周囲温度範囲    –40℃~125°C
    • デバイスHBM ESD分類レベル2
    • デバイスCDM ESD分類レベルC4A (RHAパッケージ)またはC5 (RSBパッケージ)
  • プロセッサ・コア用の1.5A、90%効率の降圧コンバータ(VDCDC1)
  • システム電圧用の1.2A、最高95%効率の降圧コンバータ(VDCDC2)
  • メモリ電圧用の1A、92%効率の降圧コンバータ(VDCDC3)
  • リアルタイム・クロック用の30mA LDO/スイッチ(VRTC)
  • 2×200mAの汎用低ドロップアウト(LDO)
  • プロセッサ・コア用の動的電圧管理
  • 2つのデジタル入力ピンを使用してLDO電圧を事前選択可能
  • リセットの遅延時間を外部で変更可能
  • バッテリ・バックアップ機能
  • 誘導性コンバータ用の別のイネーブル・ピン
  • I2C互換のシリアル・インターフェイス
  • 85μAの静止電流
  • 低リップルのパルス周波数変調(PFM)モード
  • サーマル・シャットダウン保護機能

2 アプリケーション

  • 車載用クラスタ
  • 車載インフォテインメント・システム
  • デジタル・ラジオ
  • Supply DaVinci™デジタル信号プロセッサ(DSP)ファミリのソリューション

3 概要

TPS65023-Q1デバイスは統合された電力管理集積回路(IC)で、1つのリチウムイオンまたはリチウムポリマー・セルで駆動され、複数の電源レールを必要とするアプリケーション向けです。TPS65023-Q1デバイスには、プロセッサ・ベースのシステムにおいてコア電圧、ペリフェラル、入出力(I/O)、およびメモリ・レールを提供するため、3つの高効率な降圧コンバータが搭載されています。コア用コンバータは、シリアル・インターフェイスにより即座に電圧を変更できるため、動的な節電機能をシステムに実装できます。3つの降圧コンバータはすべて、軽負荷時には低消費電力モードへ移行し、可能な限り広い負荷電流の範囲にわたって最大の効率を維持します。

製品情報(1)

型番 パッケージ 本体サイズ(公称)
TPS65023-Q1 VQFN(40) 6.00mm×6.00mm
WQFN(40) 5.00mm×5.00mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

 

Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale