JAJSGJ4D August 2018 – April 2021 UCC21530-Q1
PRODUCTION DATA
外部ゲート・ドライバ抵抗 RON/ROFF は以下の目的に使われます。
Topic Link Label8.3.4 で述べたように、UCC21530-Q1 は P チャネル MOSFET と追加のプルアップ N チャネル MOSFET を並列にしたプルアップ構造を備えています。これらを合わせたピーク・ソース電流は 4A です。その結果、ピーク・ソース電流は以下の式で予測できます。
ここで
この例では以下の式で計算されます。
したがって、ドライバのピーク・ソース電流は各チャネルで 2.4A です。同様に、ピーク・シンク電流は以下の式で計算されます。
ここで
この例では以下の式で計算されます。
したがって、ドライバのピーク・シンク電流は各チャネルで 3.5A です。
推定ピーク電流は PCB レイアウトと負荷容量によっても影響されることに注意します。ゲート・ドライバのループの寄生インダクタンスは、ピーク・ゲート駆動電流を遅れさせ、オーバーシュートとアンダーシュートを発生させる可能性があります。そのため、ゲート・ドライバのループをできるだけ小さくすることを強く推奨します。一方、パワー・トランジスタの負荷容量 (CISS) が非常に小さい (通常 1nF 未満) 場合、ピーク・ソース / シンク電流はループ寄生素子に支配されます。なぜなら、立ち上がりおよび立ち下がり時間が非常に小さく、寄生リンギングの周期に近いためです。