JAJSGM8E December   2018  – August 2023 LM5155 , LM51551

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 概要 (続き)
  7. 6 デバイス比較表
  8. 7 ピン構成および機能
  9. 8 仕様
    1. 8.1 絶対最大定格
    2. 8.2 ESD 定格
    3. 8.3 推奨動作条件
    4. 8.4 熱に関する情報
    5. 8.5 電気的特性
    6. 8.6 代表的特性
  10. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1  ライン低電圧ロックアウト (UVLO/SYNC ピン)
      2. 9.3.2  高電圧 VCC レギュレータ (BIAS、VCC ピン)
      3. 9.3.3  ソフトスタート (SS ピン)
      4. 9.3.4  スイッチング周波数 (RT ピン)
      5. 9.3.5  クロック同期 (UVLO/SYNC ピン)
      6. 9.3.6  電流センスとスロープ補償 (CS ピン)
      7. 9.3.7  電流制限と最小オン時間 (CS ピン)
      8. 9.3.8  帰還およびエラー・アンプ (FB、COMP ピン)
      9. 9.3.9  パワー・グッド･インジケータ (PGOOD ピン)
      10. 9.3.10 ヒカップ・モード過負荷保護 (LM51551 のみ)
      11. 9.3.11 最大デューティ・サイクル制限と最低入力電源電圧
      12. 9.3.12 MOSFET ドライバ (GATE ピン)
      13. 9.3.13 過電圧保護 (OVP)
      14. 9.3.14 サーマル・シャットダウン (TSD)
    4. 9.4 デバイスの機能モード
      1. 9.4.1 シャットダウン・モード
      2. 9.4.2 スタンバイ・モード
      3. 9.4.3 実行モード
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 WEBENCH® ツールによるカスタム設計
        2. 10.2.2.2 推奨部品
        3. 10.2.2.3 インダクタの選択 (LM)
        4. 10.2.2.4 出力コンデンサ (COUT)
        5. 10.2.2.5 入力コンデンサ
        6. 10.2.2.6 MOSFET の選択
        7. 10.2.2.7 ダイオードの選択
        8. 10.2.2.8 効率の推定
      3. 10.2.3 アプリケーション曲線
    3. 10.3 システム例
    4. 10.4 電源に関する推奨事項
    5. 10.5 レイアウト
      1. 10.5.1 レイアウトのガイドライン
      2. 10.5.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
      2. 11.1.2 開発サポート
        1. 11.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12メカニカル、パッケージ、および注文情報

7 ピン構成および機能

GUID-64FC6397-349F-46BB-9375-2F1B762CD066-low.gif図 7-1 12 ピン WSON DSS パッケージ (上面図)
表 7-1 ピンの機能
ピン 種類 (1) 概要
番号 名称
1 BIAS P VCC レギュレータの電源電圧入力。このピンと PGND との間にバイパス・コンデンサを接続します。
2 VCC P 内部 VCC レギュレータの出力と MOSFET ドライバの電源電圧入力。このピンと PGND との間にセラミック･バイパス・コンデンサを接続します。
3 GATE O N チャネル MOSFET のゲート・ドライブ出力。短い低インダクタンスのパスを経由して、N チャネル MOSFET のゲートに直接接続します。
4 PGND G 電源グランド・ピン。低インダクタンスの広く短いパスを通して、センス抵抗のグランド接続に直接接続します。
5 CS I 電流センス入力ピン。短いパスを通して、電流センス抵抗の正の側に接続します。
6 COMP O 内部の相互コンダクタンス・エラー・アンプの出力。このピンと PGND との間にループ補償部品を接続します。
7 AGND G アナログ・グランド・ピン。広く短いパスを通して、アナログ・グランド・プレーンに接続します。
8 FB I エラー・アンプの反転入力。昇圧 / SEPIC トポロジで出力電圧を設定するために、出力とこのピンとの間に分圧器を接続します。ローサイド帰還抵抗を AGND に接続します。
9 SS I ソフトスタート時間のプログラミング・ピン。外付けコンデンサと内部の電流ソースにより、ソフトスタート中の内部エラー・アンプのリファレンス電圧のランプ・レートが設定されます。コンデンサのグランド接続を AGND に接続します。
10 RT I スイッチング周波数の設定ピン。スイッチング周波数は、RT と AGND との間の単一の抵抗によりプログラムされます。
11 PGOOD O パワーグッド・インジケータ。FB が低電圧スレッショルドを下回ると Low になるオープン・ドレイン出力。プルアップ抵抗をシステム電圧レールに接続します。
12 UVLO/EN/SYNC I 低電圧誤動作防止のプログラム用ピン。このピンを抵抗デバイダを介して電源電圧に接続することで、コンバータのスタートアップおよびシャットダウン・レベルをプログラムできます。内部クロックは、UVLO/EN/SYNC ピンに負のパルス信号を印加することで、外部クロックと同期できます。このピンをフローティング状態のままにしてはいけません。未使用時は BIAS ピンに接続してください。ローサイド UVLO 抵抗を AGND に接続します。
— EP — パッケージの露出パッド。露出したパッドは、熱抵抗を減らすために、AGND と大きな銅のグランド･プレーンに接続する必要があります。
(1) G=グランド、I=入力、O=出力、P=電源