4 ピン構成および機能

図 4-1 RHB パッケージ
32 ピン VQFN
上面図

表 4-1 ピンの機能

ピン		I/O	説明
名称	番号	I/O	説明
CSI インターフェイス
CSI_CLKP	5	I、DPHY	CSI-2 クロック入力ピン。マッチングされた 100Ω (±5%) インピーダンスの相互接続を備えた CSI-2 クロックソースに接続します。
CSI_CLKN	6	I、DPHY
CSI_D0P	3	I、DPHY	CSI-2 データ入力ピン。マッチングされた 100Ω (±5%) インピーダンスの相互接続を備えた CSI-2 データソースに接続します。これらのピンを使用しない場合、フローティングのままでもかまいません。
CSI_D0N	4	I、DPHY
CSI_D1P	1	I、DPHY
CSI_D1N	2	I、DPHY
CSI_D2P	31	I、DPHY
CSI_D2N	32	I、DPHY
CSI_D3P	29	I、DPHY
CSI_D3N	30	I、DPHY
シリアル制御インターフェイス
I2C_SDA	23	OD	I2C データおよびクロックピン。IDX の設定に応じて、1.8V または 3.3V の電源レールにプルアップします。DS90UB953A-Q1 の I2C実装の詳細については、「I2C インターフェイスの構成」を参照してください。『I2C バスのプルアップ抵抗値の計算』 (SVLA689) 参照。
I2C_SCL	24	OD
構成および制御
RES0	7	I	予約済みピン – GND に接続
RES1	22	I	予約済みピン – 接続しない (フローティングのまま)
PDB	8	I、PD	パワーダウン反転入力ピン。1MΩ の内部プルダウン。通常、プルダウン付きのプロセッサ GPIO に接続します。PDB 入力を High にすると、本デバイスは有効化され、内部レジスタとステートマシンがデフォルト値にリセットされます。PDB 信号を Low にアサートすると、本デバイスの電源がオフになり、消費電力が最小化されます。このピンのデフォルトの機能は PDB = LOW、パワーダウンです。電源が印加され、必要な最小限のレベルに達するまで、PDB は Low を維持する必要があります。PDB の機能の詳細については、「パワーダウン (PDB)」を参照してください。 PDB 入力は 3.3V 許容ではありません。 PDB = 1.8V、デバイスを有効化 (通常動作) PDB = 0、デバイスをパワーダウン。
モード	21	I、S	モード選択構成入力。デフォルトの動作モードは、起動時に PDB が Low から High に遷移したときの MODE 入力電圧に基づいてストラップされています。通常、VDD18 への外部プルアップおよび GND への外部プルダウンを介して分圧器に接続して、適切なバイアス電圧を印加します。詳細については、「モード」を参照してください。
CLK_OUT/IDX	19	I/O、S	IDX ピンは、 I2C のプルアップ電圧とデバイスアドレスを設定します。 VDD への外部プルアップおよび GND への外部プルダウンを接続して、分圧器を構成します。PDB が Low から High に遷移すると、CLOCK_OUT/IDX ピンでストラップ入力電圧が検出されて機能が判定され、その後 CLK_OUT に転換します。詳細については、「I2C インターフェイスの構成」を参照してください。CLK_OUT を使用する場合、このピンの最小抵抗は 35kΩ です。使用しない場合、 CLK_OUT/IDX を GND に接続できます。
FPD-Link III インターフェイス
DOUT-	13	I/O	FPD-Link III の入出力ピン。これらのピンは AC 結合する必要があります。標準的な接続図については、図 7-5 および図 7-6、推奨されるコンデンサの値については、表 7-3 を参照してください。
DOUT+	14	I/O
電源およびグランド
VDDD_CAP	26	D、P	内部アナログレギュレータのデカップリングコンデンサの接続。通常、GND との間に 10µF、0.1µF、0.01µF のコンデンサを接続します。外部電源レールには接続しないでください。詳細については「代表的なアプリケーション」を参照してください。
VDDDRV_CAP	15	D、P	内部アナログレギュレータのデカップリングコンデンサの接続。通常、GND との間に 10µF、0.1µF、0.01µF のコンデンサを接続します。外部電源レールには接続しないでください。詳細については「代表的なアプリケーション」を参照してください。
VDDPLL_CAP	10	D、P	内部アナログレギュレータのデカップリングコンデンサの接続。通常、GND との間に 10µF、0.1µF、0.01µF のコンデンサを接続します。外部電源レールには接続しないでください。詳細については「代表的なアプリケーション」を参照してください。
VDDD	25	P	1.8V (±5%) 電源ピン。通常、GND との間に 1µF コンデンサと 0.01µF コンデンサを接続します。
VDDDRV	16	P	1.8V (±5%) アナログ電源ピン。通常、GND との間に 1µF コンデンサと 0.01µF コンデンサを接続します。
VDDPLL	11	P	1.8V (±5%) アナログ電源ピン。通常、GND との間に 1µF コンデンサと 0.01µF コンデンサを接続します。
GND	DAP	G	DAP は、VQFN パッケージの裏側の中央にある大きな金属接触部です。グランドプレーン (GND) に接続します。
ループフィルタ
LPF1	9	P	ループフィルタ 1：セクション 7.2.2.4 の説明に従って接続します。
LPF2	12	P	ループフィルタ 2：セクション 7.2.2.4 の説明に従って接続します。
クロックインターフェイスおよび GPIO
GPIO_0	17	I/O、PD	汎用入出力ピン。これらのピンは、入力の電圧を検出するように構成することもできます。「電圧および温度の検出」参照。電源オン時、これらの GPIO ピンは、デフォルトで 300kΩ (標準値) の内部プルダウン抵抗を備えた入力に設定されます。これらのピンを使用しない場合は、フローティングのままにできますが、GPIOx_INPUT_EN を 0 に設定してピンをディセーブルにすることを推奨します。プログラム機能については、セクション 6.3.6 を参照してください。
GPIO_1	18	I/O、PD
GPIO_2	27	I/O、PD	汎用入出力ピン。電源オン時、これらの GPIO ピンは、デフォルトで 300kΩ (標準値) の内部プルダウン抵抗を備えた入力に設定されます。これらのピンを使用しない場合は、フローティングのままにできますが、GPIOx_INPUT_EN を 0 に設定してピンをディセーブルにすることを推奨します。プログラム機能については、セクション 6.3.6 を参照してください。
GPIO_3	28	I/O 。PD
CLKIN	20	I	基準クロック入力ピン。非同期外部クロックモードで動作する場合、このピンをローカルクロックソースに接続します。他のクロックモードと同様に、このピンを使わない場合はオープンのままにできます。クロックモードの詳細については、表 6-8 を参照してください。