JAJSMM0C September   2022  – June 2024 DRV8411

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング図
  8. 7 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 外付け部品
    4. 8.4 機能説明
      1. 8.4.1 ブリッジの制御
        1. 8.4.1.1 並列ブリッジ インターフェイス
      2. 8.4.2 電流レギュレーション
      3. 8.4.3 保護回路
        1. 8.4.3.1 過電流保護 (OCP)
        2. 8.4.3.2 サーマル・シャットダウン (TSD)
        3. 8.4.3.3 低電圧誤動作防止 (UVLO)
    5. 8.5 デバイスの機能モード
      1. 8.5.1 アクティブ・モード
      2. 8.5.2 低消費電力スリープ・モード
      3. 8.5.3 フォルト・モード
    6. 8.6 ピン配置図
      1. 8.6.1 ロジックレベル入力
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 代表的なアプリケーション
        1. 9.1.1.1 ステッピング・モータ・アプリケーション
          1. 9.1.1.1.1 設計要件
          2. 9.1.1.1.2 詳細な設計手順
            1. 9.1.1.1.2.1 ステッピング・モータの速度
            2. 9.1.1.1.2.2 電流レギュレーション
            3. 9.1.1.1.2.3 ステッピング・モード
              1. 9.1.1.1.2.3.1 フル・ステッピング動作
              2. 9.1.1.1.2.3.2 ハーフ・ステッピング動作と高速減衰
              3. 9.1.1.1.2.3.3 ハーフ・ステッピング動作と低速減衰
          3. 9.1.1.1.3 アプリケーション曲線
        2. 9.1.1.2 デュアル BDC モータ・アプリケーション
          1. 9.1.1.2.1 設計要件
          2. 9.1.1.2.2 詳細な設計手順
            1. 9.1.1.2.2.1 モータ電圧
            2. 9.1.1.2.2.2 電流レギュレーション
            3. 9.1.1.2.2.3 センス抵抗
          3. 9.1.1.2.3 アプリケーション曲線
        3. 9.1.1.3 熱に関する注意事項
          1. 9.1.1.3.1 最大出力電流
          2. 9.1.1.3.2 消費電力
          3. 9.1.1.3.3 熱性能
            1. 9.1.1.3.3.1 定常状態熱性能
            2. 9.1.1.3.3.2 過渡熱性能
        4. 9.1.1.4 標準的なモータ・ドライバのピン配置によるマルチソーシング
    2. 9.2 電源に関する推奨事項
      1. 9.2.1 バルク容量
      2. 9.2.2 電源とロジックのシーケンシング
    3. 9.3 レイアウト
      1. 9.3.1 レイアウトのガイドライン
      2. 9.3.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 コミュニティ・リソース
    4. 10.4 商標
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

5 ピン構成および機能

DRV8411 PWP または DYZ パッケージ 16 ピン HTSSOP 上面図図 5-1 PWP または DYZ パッケージ 16 ピン HTSSOP 上面図
DRV8411 RTE パッケージ 16 ピン WQFN 上面図図 5-2 RTE パッケージ 16 ピン WQFN 上面図
表 5-1 ピン機能
ピン タイプ (1) 説明
名称 RTE PWP、DYZ
AIN1 14 16 I フルブリッジ A (AOUT1、AOUT2) の H ブリッジ制御入力。セクション 8.4.1 を参照。内部プルダウン抵抗。
AIN2 13 15 I フルブリッジ A (AOUT1、AOUT2) の H ブリッジ制御入力。セクション 8.4.1 を参照。内部プルダウン抵抗。
AISEN 1 3 O フルブリッジ A (AOUT1、AOUT2) センス。フルブリッジ A の電流センス抵抗に接続。電流レギュレーションが不要な場合は GND ピンに接続。セクション 8.4.2 を参照。
AOUT1 16 2 O ブリッジ A の出力 1
AOUT2 2 4 O ブリッジ A の出力 2
BIN1 7 9 I フルブリッジ B (BOUT1、BOUT2) の H ブリッジ制御入力。セクション 8.4.1 を参照。内部プルダウン抵抗。
BIN2 8 10 I フルブリッジ B (BOUT1、BOUT2) の H ブリッジ制御入力。セクション 8.4.1 を参照。内部プルダウン抵抗。
BISEN 4 6 O フルブリッジ B (BOUT1、BOUT2) センス。フルブリッジ A の電流センス抵抗に接続。電流レギュレーションが不要な場合は GND ピンに接続。セクション 8.4.2 を参照。
BOUT1 5 7 O ブリッジ B の出力 1
BOUT2 3 5 O ブリッジ B の出力 2
GND 11 13 PWR デバイスのグランド。システム・グランドに接続。
NC 9、12 11、14 — 未接続
nFAULT 6 8 OD フォルト状態出力。フォルト条件の間は Low。オープン・ドレイン動作の場合は外付けプルアップ抵抗を接続。セクション 8.4.3 を参照。
nSLEEP 15 1 I スリーブ・モード入力。論理 High でデバイスはイネーブル。論理 Low で低消費電力スリープ・モードに移行。 を参照。内部プルダウン抵抗。
PAD — — — サーマル・パッド。システム・グランドに接続。
VM 10 12 PWR 1.65V～11V 電源入力。VM 定格の 0.1µF バイパス・コンデンサと十分なバルク容量をグランドとの間に接続。
(1) PWR = 電源、I = 入力、O = 出力、NC = 接続なし、OD = オープン・ドレイン