JAJSOO5 July   2024 UCC27301A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 入力段とインターロック
      2. 6.3.2 イネーブル
      3. 6.3.3 低電圧誤動作防止 (UVLO)
      4. 6.3.4 レベル シフタ
      5. 6.3.5 ブート ダイオード
      6. 6.3.6 出力段
      7. 6.3.7 負の電圧過渡
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 入力スレッショルドのタイプ
        2. 7.2.2.2 VDD バイアス電源電圧
        3. 7.2.2.3 ソースおよびシンク ピーク電流
        4. 7.2.2.4 伝搬遅延
        5. 7.2.2.5 電力散逸
      3. 7.2.3 アプリケーション曲線
  9. 8 電源に関する推奨事項
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 レイアウト例
    3. 9.3 熱に関する注意事項
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 付録：パッケージ オプション
    2. 12.2 テープおよびリール情報
    3. 12.3 メカニカル データ

4 ピン構成および機能

UCC27301A D パッケージ 8 ピン SOIC 上面図図 4-1 D パッケージ 8 ピン SOIC 上面図
UCC27301A DRC パッケージ 10 ピン SON 上面図図 4-2 DRC パッケージ 10 ピン SON 上面図
表 4-1 ピンの機能
ピン 種類 (3) 説明
名称 D DRC
EN 該当なし 6 I イネーブル入力。このピンを High にすると、ドライバはイネーブルになります。フローティング状態または Low にプルされると、ドライバはディセーブルになります。影響を受けやすいアプリケーションでノイズ耐性を高めるため、EN と VSS の間にフィルタ コンデンサ (通常は 1〜10nF) を配置することを推奨します。
HB 2 3 P ハイサイド ブートストラップ電源。ブートストラップ ダイオードはオンチップですが、外部ブートストラップ コンデンサが必要です。ブートストラップ コンデンサの正側をこのピンに接続します。HB バイパス コンデンサの標準範囲は 0.022µF〜0.1µF です。コンデンサの値はハイサイド MOSFET のゲート電荷に依存しており、速度およびリップルの条件に基づいて選択する必要があります。
HI 5 7 I ハイサイド入力。(1)
HO 3 4 O ハイサイド出力。ハイサイド パワー MOSFET のゲートに接続します。
HS 4 5 P ハイサイド ソース接続。ハイサイド パワー MOSFET のソースに接続します。ブートストラップ コンデンサの負側をこのピンに接続します。
LI 6 8 I ローサイド入力。(1)
LO 8 10 O ローサイド出力。ローサイド パワー MOSFET のゲートに接続します。
VDD 1 1 P ローサイド ゲート ドライバへの正電源。このピンを VSS (GND) にデカップリングします。デカップリング コンデンサの標準範囲は 0.22µF〜4.7µF です ((2)を参照)。
VSS 7 9 G デバイスの負電源端子で、通常は接地されています。
放熱パッド(4) N/A パッド — 熱性能を向上させるため、大きな熱質量パターンおよび GND プレーンに接続します。
(1) HI、LI、EN の各入力は、低インピーダンスのソース信号に接続されていると想定されます。ソース出力のインピーダンスは、100Ω 未満であると想定されています。ソース インピーダンスが 100Ω を超える場合は、HI と VSS の間、LI と VSS の間、EN と VSS の間にそれぞれバイパス コンデンサを追加します。追加コンデンサの値は、ピン上のノイズ レベルによって異なります。ノイズの影響を効果的に除去するために、通常は 1nF〜10nF が使用されます。HI または LI の 2 つのピンにノイズが存在すると、HO および LO の誤動作によってロジック出力が誤ったものになります。
(2) 低温アプリケーションでは、上部範囲の容量を使用することを推奨します。PCB レイアウトについては、「レイアウトのガイドライン」に従ってください。
(3) G = グランド、I = 入力、O = 出力、P = 電源。
(4) ピン VSS と露出したサーマル パッドは、DRC パッケージのみに内部接続されています。DDA パッケージでは、サーマル パッドはパッケージのどのリードにも直接は接続されていませんが、デバイスのグランドである基板に電気的、熱的に接続されています。