JAJSPS6 february 2023 TDC1000-Q1
PRODUCTION DATA
すべての送信および受信機能のシーケンスは、CLKIN ピンに印加される外部クロックと同期します。外部クロックは分周されて 2 つの内部クロックを生成し、これらの周期は図 8-22 に T0 および T1 と記載されています。T0 の生成に使用される分周係数は、CLOCK_RATE レジスタの CLOCKIN_DIV ビットで制御されます。T1 の生成に使用される分周係数は、CONFIG_0 レジスタの TX_FREQ_DIV ビットで制御されます。
SPI ブロックは SCLK ピンに印加されたクロックと同期し、ブロックは CLKIN に印加されたクロックとは独立しています。SPI ブロックの詳細な説明については、「シリアル・ペリフェラル・インターフェイス (SPI)」セクションを参照してください。