JAJSQ89D december   2015  – september 2020 HD3SS3220

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
    1.     ピン機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 ケーブル、アダプタ、直接接続デバイス
        1. 7.1.1.1 USB Type-C のレセプタクルとプラグ
        2. 7.1.1.2 USB Type-C ケーブル
        3. 7.1.1.3 レガシー・ケーブルとアダプタ
        4. 7.1.1.4 直接接続デバイス
        5. 7.1.1.5 オーディオ・アダプタ
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  DFP / ソース - ダウンストリーム側ポート
      2. 7.3.2  UFP / シンク - アップストリーム側ポート
      3. 7.3.3  DRP – デュアル・ロール・ポート
      4. 7.3.4  ケーブルの向きとマルチプレクサ制御
      5. 7.3.5  Type-C 電流モード
      6. 7.3.6  アクセサリのサポート
      7. 7.3.7  オーディオ・アクセサリ
      8. 7.3.8  デバッグ・アクセサリ
      9. 7.3.9  アクティブ・ケーブルでの VCONN サポート
      10. 7.3.10 I2C および GPIO 制御
      11. 7.3.11 HD3SS3220 VBUS 検出
      12. 7.3.12 VDD5 および VCC33 のパワーオン要件
    4. 7.4 デバイスの機能モード
      1. 7.4.1 非接続モード
      2. 7.4.2 アクティブ・モード
      3. 7.4.3 デッド・バッテリ
      4. 7.4.4 シャットダウン・モード
    5. 7.5 プログラミング
    6. 7.6 レジスタ・マップ
      1. 7.6.1 デバイス識別レジスタ (オフセット= 0x07～0x00) [リセット = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]
      2. 7.6.2 接続ステータス・レジスタ (オフセット = 0x08) [リセット = 0x00]
      3. 7.6.3 接続ステータスおよび制御レジスタ (オフセット = 0x09) [リセット = 0x20]
      4. 7.6.4 汎用制御レジスタ (オフセット = 0x0A) [リセット = 0x00]
      5. 7.6.5 デバイス・リビジョン・レジスタ (オフセット = 0xA0) [リセット = 0x02]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション、DRP ポート
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 代表的なアプリケーション、DFP ポート
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 代表的なアプリケーション、UFP ポート
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
  10.   電源に関する推奨事項
  11. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 推奨される PCB スタックアップ
      2. 9.1.2 高速信号トレース長の一致
      3. 9.1.3 差動信号の間隔
      4. 9.1.4 高速差動信号のルール
      5. 9.1.5 差動ペアの対称性
      6. 9.1.6 ビアの不連続性の緩和
      7. 9.1.7 表面実装デバイス・パッドの不連続性の緩和
      8. 9.1.8 ESD/EMI に関する考慮事項
    2. 9.2 レイアウト
  12. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 コミュニティ・リソース
    3. 10.3 商標
  13. 11メカニカル、パッケージ、および注文情報

ピン機能

ピン I/O 説明
名称 番号
CC2 1 I/O Type-C 構成チャネル信号 2
CC1 2 I/O Type-C 構成チャネル信号 1
CURRENT_MODE 3 I GPIO モードのときに DFP (または DRP の DFP) モードでの電流アドバタイズメントを示すトライレベル入力ピン。UFP モードではドントケア。I2C を使用せずに大電流をアドバタイズするフレキシビリティを提供します。このピンには 250K の内部プルダウンがあります。
L – 低 - デフォルト – 900mA
M - 中 (PCB 上の VDD5 に 500K を配置) – 1.5A
H - 高 (PCB 上の VDD5 にで 10K を配置) – 3A
PORT 4 I ポート・モードを示すトライレベル入力ピン。このピンの状態は、HD3SS3220 の ENn_CC が Low にアサートされ、VDD5 がアクティブになるとサンプリングされます。このピンは、I2C_SOFT_RESET の後にもサンプリングされます。
H - DFP (DFP モードが必要な場合は VDD5 にプルアップ)
NC - DRP (DRP モードが必要な場合は未接続のままにする)
L - UFP (UFP モードが必要な場合はプルダウンまたは GND に接続)
VBUS_DET 5 I 5～28V の VBUS 入力電圧。VBUS 検出により UFP の接続が判定されます。システムの VBUS と VBUS_DET ピンの間に 900K の外部抵抗が 1 つ必要です。
TXp 6 I/O ホスト / デバイス USB SuperSpeed 差動信号 TX 正
TXn 7 I/O ホスト / デバイス USB SuperSpeed 差動信号 TX 負
VCC33 8 P 3.3V 電源
RXp 9 I/O ホスト / デバイス USB SuperSpeed 差動信号 RX 正
RXn 10 I/O ホスト / デバイス USB SuperSpeed 差動信号 RX 負
DIR 11 O Type-C プラグの向き。オープン・ドレイン出力。
デバイスを適切に動作させるには、プルアップ抵抗 (200K) を取り付ける必要があります。
ENn_MUX 12 I アクティブ Low のマルチプレクサ・イネーブル：
L - 通常動作、
H - シャットダウン。
GND 13、28 G グランド
RX1n 14 I/O Type-C ポート - USB SuperSpeed 差動信号 RX1 負
RX1p 15 I/O Type-C ポート - USB SuperSpeed 差動信号 RX1 正
TX1n 16 I/O Type-C ポート - USB SuperSpeed 差動信号 TX1 負
TX1p 17 I/O Type-C ポート - USB SuperSpeed 差動信号 TX1 正
RX2n 18 I/O Type-C ポート - USB SuperSpeed 差動信号 RX2 負
RX2p 19 I/O Type-C ポート - USB SuperSpeed 差動信号 RX2 正
TX2n 20 I/O Type-C ポート - USB SuperSpeed 差動信号 TX2 負
TX2p 21 I/O Type-C ポート - USB SuperSpeed 差動信号 TX2 正
ADDR 22 I I2C アドレスまたは GPIO モードを示すトライレベル入力ピン：
H (VDD5 に接続) - I2C がイネーブル、I2C 7 ビット・アドレスは 0x67。
NC - GPIO モード (I2C がディセーブル)
L (GND に接続) - I2C がイネーブル、I2C 7 ビット・アドレスは 0x47。
High 構成が必要な場合は、ADDR ピンを VDD5 にプルアップする必要があります。
INT_N/OUT3 23 O INT_N/OUT3 はデュアル機能ピンです。
INT_N として使用する場合、このピンは I2C 制御モードのオープン・ドレイン出力であり、I2C レジスタの変化を示すためのアクティブ Low 割り込み信号です。
OUT3 として使用する場合、このピンは GPIO モードのオーディオ・アクセサリ検出です。
H - 検出なし、
L - オーディオ・アクセサリ接続検出
VCONN_FAULT_N 24 O オープン・ドレイン出力。VCONN 過電流が検出されると Low にアサートされます。
SDA/OUT1 25 I/O SDA/OUT1 はデュアル機能ピンです。
I2C がイネーブルの場合 (ADDR ピンが High または Low)、このピンは I2C 通信のデータ信号です。
GPIO モード (ADDR ピンが NC) の場合、このピンはデバイスが UFP モードのときに Type-C 電流モード検出を通信するオープン・ドレイン出力です。
H – デフォルト (900mA) 電流モード検出、
L – 中 (1.5A) または高 (3A) 電流モード検出。
SCL/OUT2 26 I/O SCL/OUT2 はデュアル機能ピンです。
I2C がイネーブルの場合 (ADDR ピンが High または Low)、このピンは I2C 通信のクロック信号です。
GPIO モード (ADDR ピンが NC) の場合、このピンはデバイスが UFP モードのときに Type-C 電流モード検出を通信するオープン・ドレイン出力です。
H – デフォルトまたは中電流モード検出、
L – 大電流モード検出。
ID 27 O オープン・ドレイン出力。ポートがソース (DFP) であるか、またはデュアル・ロール (DRP) でソース (DFP) として動作している場合に、CC ピンがデバイスの接続を検出すると Low にアサートされます。
ENn_CC 29 I CC コントローラのイネーブル信号。イネーブルはアクティブ Low。
VDD5 30 P 5V 電源
サーマル・パッド – – サーマル・パッドは GND に接続する必要があります。『熱特性強化型パッケージ PowerPAD™』 (SLMA002) を参照してください。