JAJSQ89D december   2015  – september 2020 HD3SS3220

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
    1.     ピン機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 ケーブル、アダプタ、直接接続デバイス
        1. 7.1.1.1 USB Type-C のレセプタクルとプラグ
        2. 7.1.1.2 USB Type-C ケーブル
        3. 7.1.1.3 レガシー・ケーブルとアダプタ
        4. 7.1.1.4 直接接続デバイス
        5. 7.1.1.5 オーディオ・アダプタ
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  DFP / ソース - ダウンストリーム側ポート
      2. 7.3.2  UFP / シンク - アップストリーム側ポート
      3. 7.3.3  DRP – デュアル・ロール・ポート
      4. 7.3.4  ケーブルの向きとマルチプレクサ制御
      5. 7.3.5  Type-C 電流モード
      6. 7.3.6  アクセサリのサポート
      7. 7.3.7  オーディオ・アクセサリ
      8. 7.3.8  デバッグ・アクセサリ
      9. 7.3.9  アクティブ・ケーブルでの VCONN サポート
      10. 7.3.10 I2C および GPIO 制御
      11. 7.3.11 HD3SS3220 VBUS 検出
      12. 7.3.12 VDD5 および VCC33 のパワーオン要件
    4. 7.4 デバイスの機能モード
      1. 7.4.1 非接続モード
      2. 7.4.2 アクティブ・モード
      3. 7.4.3 デッド・バッテリ
      4. 7.4.4 シャットダウン・モード
    5. 7.5 プログラミング
    6. 7.6 レジスタ・マップ
      1. 7.6.1 デバイス識別レジスタ (オフセット= 0x07～0x00) [リセット = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]
      2. 7.6.2 接続ステータス・レジスタ (オフセット = 0x08) [リセット = 0x00]
      3. 7.6.3 接続ステータスおよび制御レジスタ (オフセット = 0x09) [リセット = 0x20]
      4. 7.6.4 汎用制御レジスタ (オフセット = 0x0A) [リセット = 0x00]
      5. 7.6.5 デバイス・リビジョン・レジスタ (オフセット = 0xA0) [リセット = 0x02]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション、DRP ポート
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 代表的なアプリケーション、DFP ポート
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 代表的なアプリケーション、UFP ポート
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
  10.   電源に関する推奨事項
  11. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 推奨される PCB スタックアップ
      2. 9.1.2 高速信号トレース長の一致
      3. 9.1.3 差動信号の間隔
      4. 9.1.4 高速差動信号のルール
      5. 9.1.5 差動ペアの対称性
      6. 9.1.6 ビアの不連続性の緩和
      7. 9.1.7 表面実装デバイス・パッドの不連続性の緩和
      8. 9.1.8 ESD/EMI に関する考慮事項
    2. 9.2 レイアウト
  12. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 コミュニティ・リソース
    3. 10.3 商標
  13. 11メカニカル、パッケージ、および注文情報

7.3.1 DFP / ソース - ダウンストリーム側ポート

HD3SS3220 を DFP として構成するには、VDD5 への抵抗を使用して PORT ピンを High にします。また、MODE_SELECT レジスタのデフォルト設定を変更して PORT ピンをフローティングのままにすることで、DFP のみのデバイスとして構成することもできます。DFP モードでは、HD3SS3220 は常に両方の CC ラインに R(p) を提示します。このモードでは、HD3SS3220 は最初はデフォルトの USB Type-C 電流をアドバタイズします。システムでアドバタイズされる電流の量を増加する必要がある場合は、CURRENT_MODE ピンまたは I2C を使用して Type-C 電流を調整できます。HD3SS3220 は、アドバタイズされた電流に合わせて R(p) 抵抗を調整します。

DFP は、UFP の R(d) 終端を検出するために CC ピンの電圧レベルを監視します。UFP が検出されて HD3SS3220 が接続。SRC 状態になると、HD3SS3220 は ID ピンを Low にして、ポートがデバイス (UFP) に接続されていることをシステムに通知します。UFP が検出されたときに R(a) も検出された場合は、HD3SS3220 は接続されていない CC ピンに VCONN を供給します。

以下に、I2C を介して DFP をイネーブルにする手順を示します。

  1. DISABLE_TERM レジスタ (アドレス 0x0A ビット 0) に 1'b1 を書き込みます。
  2. MODE_SELECT レジスタ (アドレス 0x0A ビット 5:4) に 2'b10 を書き込みます。
  3. DISABLE_TERM レジスタ (アドレス 0x0A ビット 0) に 1'b0 を書き込みます。

HD3SS3220 を DFP として構成すると、USB Type-C 1.0 DRP デバイスを除く古い USB Type-C 1.0 デバイスでも動作させることができます。HD3SS3220 を USB Type-C 1.0 DRP デバイスと動作させることはできません。これは、USB Type-C 1.1 DFP と USB Type-C 1.0 DRP には下位互換性の問題があるからです。

注: UFP デバイスが検出されると、VBUS が VSafe0V でない場合、HD3SS3220 は ID ピンを High に維持します。VBUS が VSafe0V になると、HD3SS3220 は ID ピンを Low にアサートします。これは、VBUS を再度イネーブルにする前に VBUS が VSafe0V である必要があるという Type-C 要件を強制するためです。