JAJSQ89D december   2015  – september 2020 HD3SS3220

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
    1.     ピン機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 ケーブル、アダプタ、直接接続デバイス
        1. 7.1.1.1 USB Type-C のレセプタクルとプラグ
        2. 7.1.1.2 USB Type-C ケーブル
        3. 7.1.1.3 レガシー・ケーブルとアダプタ
        4. 7.1.1.4 直接接続デバイス
        5. 7.1.1.5 オーディオ・アダプタ
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  DFP / ソース - ダウンストリーム側ポート
      2. 7.3.2  UFP / シンク - アップストリーム側ポート
      3. 7.3.3  DRP – デュアル・ロール・ポート
      4. 7.3.4  ケーブルの向きとマルチプレクサ制御
      5. 7.3.5  Type-C 電流モード
      6. 7.3.6  アクセサリのサポート
      7. 7.3.7  オーディオ・アクセサリ
      8. 7.3.8  デバッグ・アクセサリ
      9. 7.3.9  アクティブ・ケーブルでの VCONN サポート
      10. 7.3.10 I2C および GPIO 制御
      11. 7.3.11 HD3SS3220 VBUS 検出
      12. 7.3.12 VDD5 および VCC33 のパワーオン要件
    4. 7.4 デバイスの機能モード
      1. 7.4.1 非接続モード
      2. 7.4.2 アクティブ・モード
      3. 7.4.3 デッド・バッテリ
      4. 7.4.4 シャットダウン・モード
    5. 7.5 プログラミング
    6. 7.6 レジスタ・マップ
      1. 7.6.1 デバイス識別レジスタ (オフセット= 0x07～0x00) [リセット = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]
      2. 7.6.2 接続ステータス・レジスタ (オフセット = 0x08) [リセット = 0x00]
      3. 7.6.3 接続ステータスおよび制御レジスタ (オフセット = 0x09) [リセット = 0x20]
      4. 7.6.4 汎用制御レジスタ (オフセット = 0x0A) [リセット = 0x00]
      5. 7.6.5 デバイス・リビジョン・レジスタ (オフセット = 0xA0) [リセット = 0x02]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション、DRP ポート
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 代表的なアプリケーション、DFP ポート
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 代表的なアプリケーション、UFP ポート
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
  10.   電源に関する推奨事項
  11. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 推奨される PCB スタックアップ
      2. 9.1.2 高速信号トレース長の一致
      3. 9.1.3 差動信号の間隔
      4. 9.1.4 高速差動信号のルール
      5. 9.1.5 差動ペアの対称性
      6. 9.1.6 ビアの不連続性の緩和
      7. 9.1.7 表面実装デバイス・パッドの不連続性の緩和
      8. 9.1.8 ESD/EMI に関する考慮事項
    2. 9.2 レイアウト
  12. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 コミュニティ・リソース
    3. 10.3 商標
  13. 11メカニカル、パッケージ、および注文情報

7.5 プログラミング

さらにプログラマビリティを高めるため、I2C を使用して HD3SS3220 を制御できます。HD3SS3220 ローカル I2C インターフェイスは、デバイスに電源が投入されてから x クロック・サイクル後に読み出し / 書き込みに使用できるようになります。SCL 端子と SDA 端子は、それぞれ I2C クロックと I2C データに使用されます。I2C が望ましい制御方法である場合は、それに応じて ADDR ピンを設定する必要があります。

表 7-5 HD3SS3220 の I2C ターゲット・アドレス
ADDR ピンビット 7 (MSB)ビット 6ビット 5ビット 4ビット 3ビット 2ビット 1ビット 0 (W/R)
H11001110/1
L10001110/1

HD3SS3220 の I2C レジスタに書き込むには、次の手順に従う必要があります。

  1. マスタが START 条件 (S) を生成して書き込み動作を開始し、HD3SS3220 の 7 ビット・アドレスと 0 値 R/W ビットを送信して書き込みサイクルを示します。
  2. HD3SS3220 デバイスが、アドレス・サイクルをアクノリッジします。
  3. マスタが 1 バイトのデータ (MSB ファースト) で構成された書き込むサブアドレス (HD3SS3220 デバイス内の I2C レジスタ) を送信します。
  4. HD3SS3220 デバイスが、サブアドレス・サイクルをアクノリッジします。
  5. マスタが I2C レジスタに書き込むデータの最初のバイトを送信します。
  6. HD3SS3220 デバイスが、バイト転送をアクノリッジします。
  7. マスタが書き込むデータの追加のバイトを送信し続けます。各バイト転送は、HD3SS3220 デバイスからのアクノリッジで完了します。
  8. マスタが STOP 条件 (P) を生成して書き込み動作を終了します。

HD3SS3220 の I2C レジスタを読み出すには、次の手順に従う必要があります。

  1. マスタが開始条件 (S) を生成して読み出し動作を開始し、HD3SS3220 の 7 ビット・アドレスと 1 値 R/W ビットを送信して読み出しサイクルを示します。
  2. HD3SS3220 デバイスが、アドレス・サイクルをアクノリッジします。
  3. HD3SS3220 デバイスは、レジスタ 00h または最後の読み出しサブアドレス + 1 から、メモリ・レジスタの内容を MSB ファーストで送信します。読み出しの前に I2C レジスタへの書き込みが発生した場合、HD3SS3220 デバイスは書き込みで指定されたサブアドレスから開始します。
  4. HD3SS3220 デバイスは、各バイト転送の後、マスタからのアクノリッジ (ACK) または非アクノリッジ (NACK) を待ちます。I2C マスタは、各データ・バイト転送の受信をアクノリッジします。
  5. HD3SS3220 デバイスは、ACK を受信するとデータの次のバイトを送信します。
  6. マスタが STOP 条件 (P) を生成して読み出し動作を終了します。

I2C 読み出しの開始サブアドレスを設定するには、次の手順に従う必要があります。

  1. マスタが START 条件 (S) を生成して書き込み動作を開始し、HD3SS3220 の 7 ビット・アドレスと 0 値 R/W ビットを送信して読み出しサイクルを示します。
  2. HD3SS3220 デバイスが、アドレス・サイクルをアクノリッジします。
  3. マスタが 1 バイトのデータ (MSB ファースト) で構成される読み出すサブアドレス (HD3SS3220 デバイス内の I2C レジスタ) を送信します。
  4. HD3SS3220 デバイスが、サブアドレス・サイクルをアクノリッジします。
  5. マスタが STOP 条件 (P) を生成して読み出し動作を終了します。

注:

読み出し手順にサブアドレス指定が含まれていない場合、読み出しはレジスタ・オフセット 00h から開始し、I2C マスタが読み出し動作を終了するまでレジスタの内容をバイト単位で送信します。読み出しの前に I2C レジスタへの書き込みが発生した場合、読み出しはアドレス書き込みで指定されたサブアドレスから開始します。