JAJSQI6C June   2008  – November 2024 TXB0104-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件：VCCA = 1.2V
    7. 5.7  タイミング要件：VCCA = 1.5V ± 0.1V
    8. 5.8  タイミング要件：VCCA = 1.8V ± 0.15V
    9. 5.9  タイミング要件：VCCA = 2.5V ± 0.2V
    10. 5.10 タイミング要件：VCCA = 3.3V ± 0.3V
    11. 5.11 スイッチング特性：VCCA = 1.2V
    12. 5.12 スイッチング特性：VCCA = 1.5V ± 0.1V
    13. 5.13 スイッチング特性：VCCA = 1.8V ± 0.15V
    14. 5.14 スイッチング特性：VCCA = 2.5V ± 0.2V
    15. 5.15 スイッチング特性：VCCA = 3.3 V ± 0.3 V
    16. 5.16 動作特性
    17. 5.17 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アーキテクチャ
      2. 7.3.2 入力ドライバの要件
      3. 7.3.3 出力負荷に関する検討事項
      4. 7.3.4 イネーブルおよびディセーブル
      5. 7.3.5 I/O ラインのプルアップ抵抗またはプルダウン抵抗
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

7.3.3 出力負荷に関する検討事項

テキサス・インスツルメンツでは、過度の容量性負荷を防止し、適切なワンショット (O.S.) トリガを確実に実行するため、PCB 配線長を短くして慎重に PCB レイアウトを行うことを推奨します。PCB 信号の配線長は、反射の往復遅延が 1 回のショット持続時間よりも短くなるように、十分に短くする必要があります。これにより、すべての反射でドライバのインピーダンスを確実に低くし、シグナル・インテグリティを向上させます。これらの O.S. 回路は、約 10ns にわたってオンを維持するように設計されています。駆動可能な集中負荷の最大容量も、1 回のショット持続時間に直接依存します。非常に大きな容量性負荷では、信号が正のレールまで完全に駆動される前にワンショットがタイムアウトする可能性があります。O.S. 時間は、動的 ICC、負荷駆動能力、最大ビット・レートに関する検討事項間のトレードオフを最適化するように設定されています。PCB 配線長とコネクタの両方が TXB0104 の出力で認識される容量に加算されるため、この集中負荷容量を考慮して、O.S. リトリガ、バス競合、出力信号発振、またはその他のシステム・レベルの悪影響を回避することをお勧めします。