JAJSSD9 データシート | TI.com

JAJSSD9D April 2006 – February 2024 LM94

PRODUCTION DATA

6.4.13.26 レジスタ E3h LM94 構成

レジスタアドレス	読み出し / 書き込み	レジスタ名	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	デフォルト値
E3h	R/W	LM94 構成	READY	RES	ALERT_ COMP_EN	P1P2_ PROCHOT	ALERT _EN	GMSK	LOCK	START	00h

ロック	ビット	名称	R/W	説明
x	0	START	R/W	このビットが 0 の場合、LM94 は基本モードで動作します。すべてのエラーイベントがマスクされます。自動ファン制御アルゴリズムは無効です。両方の PWM は 0% に設定されています。すべての監視機能はアクティブで、値レジスタが更新されます。このビットが設定されると、エラーイベントは全体的にマスクされなくなり、自動ファン制御アルゴリズムが有効になります。ファン昇圧は、プログラムされた値を使用します。このビットを設定する前に、すべての制限レジスタと設定レジスタは、BIOS またはアプリケーションソフトウェアによって設定されていることが求められます。
X	1	LOCK	R/W	このビットが設定されると、ロック可能と示されたすべてのレジスタとレジスタビットがロックされます。ロック可能なレジスタは、説明の Lock 列に x があり、設定されるとロックされます。このビットは、RESET を外部デバイスがアサートすることによってのみクリアできます。
	2	GMSK	R/W	グローバルマスクソフトウェアでこのビットが設定されている場合、すべてのエラーイベントがマスクされます。このビットを設定しても、他のマスクレジスタや値レジスタには影響しません。
	3	ALERT_EN	R/W	このビットが設定されている場合、ALERT 出力が有効になります。このビットがクリアされた場合、ALERT 出力は無効になります。
	4	P1P2_ PROCHOT	R/W	構成によっては、両方のプロセッサを同じレートでスロットリングさせる必要がある場合があります。このビットが設定されている場合、LM94 は P1_PROCHOT を P2_PROCHOT に接続します。P1_PROCHOT と P2_PROCHOT が他の手段ですでに短絡している場合、このビットは設定しないでください。設定すると、このビットがクリアされるまで、両方の PROCHOT 信号が Low のままになります。
	5	ALERT_ COMP_EN	R/W	このビットが設定されている場合、ALERT 出力はサーマルコンパレータモードで機能します。サーマルコンパレータモードでは、マスクされていないサーマルエラーイベントに対してのみ ALERT がアサートされます。エラーイベントが終了すると、ALERT はただちにデアサートされます。
	6	RES	R/W	予約済み
	7	READY	R	LM94 は、すべての温度と電圧について有効なデータが収集された後、このビットを自動的に設定します。このビットが設定されるまで、ソフトウェアで温度や電圧の値を使用しないでください。