JAJST94A February   2010  – March 2024 SN65MLVD040

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  推奨動作条件
    3. 5.3  熱特性
    4. 5.4  パッケージ定格消費電力
    5. 5.5  デバイスの電気的特性
    6. 5.6  ドライバの電気的特性
    7. 5.7  レシーバの電気的特性
    8. 5.8  バス入力および出力の電気的特性
    9. 5.9  ドライバ スイッチング特性
    10. 5.10 レシーバのスイッチング特性
    11. 5.11 代表的特性
  7. パラメータ測定情報
    1. 6.1 等価な入力および出力回路図
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ソース同期システム クロック (SSSC)
        1. 7.1.1.1 活線挿抜 / グリッチのない電源オン / オフ
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

特長

  • 低電圧の差動 30Ω~55Ω ライン ドライバおよびレシーバにより最高 250Mbps までの信号速度に対応(1)。最高
    125MHz のクロック周波数
  • マルチポイント データ交換について M-LVDS 標準 TIA/EIA-899 準拠またはこれを上回る
  • ドライバ出力電圧の遷移時間制御による信号品質の向上
  • -1V~3.4V の同相電圧範囲により、2V のグランド ノイズでデータ転送が可能
  • ドライバ ディセーブル時または VCC ≤ 1.5V 時にバス ピンが高インピーダンス
  • ドライバおよびレシーバごとに独立のイネーブル
  • 強化 ESD 保護機能:すべてのピンで 7kV HBM
  • 48 ピン 7 X 7 QFN (RGZ)
  • M-LVDS バスの電源オン / オフ時のグリッチ フリー