JAJSV09 July   2024 LMG2100R026

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. Pin Configuration and Functions
  6. Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
  7. Parameter Measurement Information
    1. 6.1 Propagation Delay and Mismatch Measurement
  8. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Control Inputs
      2. 7.3.2 Start-Up and UVLO
      3. 7.3.3 Bootstrap Supply Voltage Clamping
      4. 7.3.4 Level Shift
    4. 7.4 Device Functional Modes
  9. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 VCC Bypass Capacitor
        2. 8.2.2.2 Bootstrap Capacitor
        3. 8.2.2.3 Slew Rate Control
        4. 8.2.2.4 Power Dissipation
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Examples
  10. Device and Documentation Support
    1. 9.1 Documentation Support
      1. 9.1.1 Related Documentation
    2. 9.2 Receiving Notification of Documentation Updates
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information
    1. 11.1 Package Information
    2. 11.2 Mechanical Data

特長

  • 統合されたハーフブリッジ GaN FET およびドライバ
  • 電圧定格:連続 93V、パルス 100V
  • 簡単に PCB をレイアウトするよう最適化されたパッケージ
  • 低リンギングで、高スルーレートのスイッチング
  • 5V の外部バイアス電源
  • 3.3V および 5V の入力ロジック レベルをサポート
  • ゲート ドライバは最高 10MHz のスイッチングが可能
  • 非常に優れた伝搬遅延 (標準値 33ns) およびマッチング (標準値 2ns)
  • 内部的なブートストラップ電源電圧クランピングにより、GaN FET オーバードライブを防止
  • 電源レールの低電圧誤動作防止保護
  • 低消費電力
  • 上面冷却用の露出上面 QFN パッケージ
  • 底面冷却用の大型 GND パッド