5 結果

図 5 は、前述のアルゴリズムを使用した、2 相 iTCMトーテムポール PFC の AC の電圧低下と回復時のパフォーマンスを示しています。AC 入力電圧は 60Hz で 230V_RMS、出力電圧は 400V です。負荷は 5kW (400V、12.5A) の定電流で、20ms の AC 電圧低下が発生します。システムにワーストケースのストレスを発生させるため、AC は、AC ラインサイクルのピーク時に戻るように除去しました。これは、AC ラインのピークが V_OUT を超えると、入力バイパス ダイオードが出力コンデンサに大きな突入電流を発生させるという意味で、突入電流にとってワーストケースです。

図 5 の波形では、この事象の回復部分の拡大画像も示されています。PFC スイッチ電流が適切に制御されており、GaN FET の OCP 制限 [12] を下回っていることがよくわかります。逆電流が最小化されているため、V_OUT の不要な放電が防止されます。また、入力電圧が出力電圧を上回っているか等しいかをアルゴリズムで容易に判定できるため、バイパス ダイオードの導通間隔に起因する異常動作はありません。

このデザインは、AC 電圧低下の他にも、低 THD、高効率、高電力密度、高速負荷過渡応答も実現しています。

このアルゴリズムやこのデザインのその他の詳細については、リファレンス [10] で 2 相トーテムポール PFC リファレンス デザインの回路図、レイアウト、部品表、テスト結果、コードを参照してください。