JAJU533A April   2018  – November 2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 C2000 リアルタイム MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 設計上の考慮事項
      1. 2.3.1 BiSS-C プロトコル
        1. 2.3.1.1 ライン遅延補償
        2. 2.3.1.2 エンコーダによる処理時間要求
        3. 2.3.1.3 制御通信
      2. 2.3.2 C2000 BiSS-C エンコーダ インターフェイスの概要
      3. 2.3.3 TIDM-1010 の基板実装
      4. 2.3.4 MCU のリソース要件
        1. 2.3.4.1 入力、出力信号、CLB タイル
      5. 2.3.5 CLB BiSS-C 実装の詳細
        1. 2.3.5.1 トランザクションの波形
        2. 2.3.5.2 FRAME_STATE の生成
        3. 2.3.5.3 CLB_SPI_CLOCK の生成
        4. 2.3.5.4 ENCODER_CLOCK (MA) 生成
      6. 2.3.6 PM BiSS-C インターフェイス ライブラリ
        1. 2.3.6.1 PM BiSS-C ライブラリ関数
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア
      1. 3.1.1 TIDM-1010 のジャンパ構成
    2. 3.2 ソフトウェア
      1. 3.2.1 C2000 ドライバ ライブラリ (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 構成可能ロジック ブロック ツール
      4. 3.2.4 Code Composer Studio™ と C2000WARE-MOTORCONTROL-SDK のインストール
      5. 3.2.5 リファレンス ソフトウェアの場所
    3. 3.3 テストと結果
      1. 3.3.1 ハードウェアの構成
      2. 3.3.2 プロジェクトのビルドおよびロード
      3. 3.3.3 実行するサンプル コード
      4. 3.3.4 エンコーダのテスト
      5. 3.3.5 ベンチマーク
      6. 3.3.6 トラブルシューティング
  10. 4デザイン ファイル
  11. 5ソフトウェア ファイル
  12. 6関連資料
    1.     商標
  13. 7用語
  14. 8著者について
  15. 9改訂履歴

7 用語

    C28xC28x CPU コアを搭載したデバイスを指します。
    API アプリケーション プログラミング インターフェイス。エンコーダ インターフェイス プロトコルを実現するライブラリの定義。
    BiSS センサおよびアクチュエータ向けのオープンソース デジタル インターフェイス。このドキュメントにおいて、BiSS インターフェイス または BiSS は、2007 年に導入された BiSS-C プロトコルを意味します。BiSS-C は双方向シリアル同期連続モードの略称です。プロトコルと実装の詳細については、BiSS インターフェイスのウェブサイトを参照してください。
    BiSS フレーム シングル サイクルのデータおよび 1 ビットの制御データ。BiSS フレームは、BiSS サイクルごとに応答として送信されます。
    BiSS ライセンス テキサス・インスツルメンツ MCU のご購入には、BiSS IP を使用するためのライセンスが自動的には含まれていません。BiSS インターフェースのユーザーは、BiSS インターフェースから独自のライセンスを申請する必要があります。
    CD BiSS-C 仕様に基づくものです。制御データ。BiSS フレームごとに 1 ビット送信されるデータ。たとえば、CD は、エンコーダ レジスタの読み取りと書き込みを許可します。
    CDM BiSS-C 仕様に基づくものです。制御 データ マスタ。各 BiSS フレームで、1 ビットの制御データ CD がコントローラからエンコーダへ送られます。
    CDS BiSS-C 仕様に基づくものです。制御データ スレーブ。各 BiSS フレームで、1 ビットの制御データ CD がエンコーダからコントローラへ送り返されされます。
    CLBC2000 デバイス上の構成可能ロジック ブロック ペリフェラル。
    CRC 巡回冗長検査。
    CTS BiSS-C 仕様に基づくものです。制御選択ビット。BiSS-C 制御データ (CD) フレームは、スタートビットから始まり、次に CTS ビットが続きます。CTS が 0 の場合、制御フレームはコマンド フレームです。CTS が 1 の場合、制御フレームはレジスタ アクセス フレームです。
    MA BiSS-C 仕様に基づくものです。マスタ クロック。このパルス列の出力は、コントローラからエンコーダ / センサに送信されます。この信号は、エンコーダ クロックと、マスタからの 1 ビットの制御データで構成されます。
    Position Manager ブースタパックさまざまな位置エンコーダとのインターフェイスを確立する、将来の評価基板。TIDM-1010 基板は Position Manager BoosterPack 評価基板と同じです (セクション 2.3.3 を参照)。
    PMPosition Manager – ポジション エンコーダ インターフェイス用の C2000 デバイスに搭載されている基本的なハードウェアおよびソフトウェア
    PM_bissc または PM_BISSCすべてのライブラリ関数に使用される接頭辞。
    ポイント ツー ポイント トポロジ 1 つのデバイス (エンコーダまたはセンサ) のみがマスタと接続される構成。
    SSI シリアル同期インターフェイス
    SL BiSS-C 仕様に基づくものです。スレーブ リターン。スレーブ から BiSS-C マスタへのデータ入力。各 BiSS フレームで、位置および 1 ビットの CD データを含むエンコーダの応答です。
    SPIC2000 デバイス上の SPI (シリアル ペリフェラル インターフェイス) ペリフェラル。