JAJU941 August   2024 DRV8162 , INA241A

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 リファレンス デザインの概要
    2. 1.2 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
      1. 2.2.1 ハードウェア設計
        1. 2.2.1.1 出力段ゲート ドライバ
          1. 2.2.1.1.1 ゲート ドライバ
          2. 2.2.1.1.2 保護機能
          3. 2.2.1.1.3 VGVDD の定義
          4. 2.2.1.1.4 ストラップ機能
        2. 2.2.1.2 出力段 FET
          1. 2.2.1.2.1 VGS と RDS(ON) との関係
        3. 2.2.1.3 相電流および電圧センシング
          1. 2.2.1.3.1 相電流
          2. 2.2.1.3.2 相電流 – バイアス電圧リファレンス
          3. 2.2.1.3.3 電圧
        4. 2.2.1.4 ホストプロセッサインターフェイス
        5. 2.2.1.5 ゲート ドライブのシャットダウン パス
        6. 2.2.1.6 システム診断測定
          1. 2.2.1.6.1 温度測定
        7. 2.2.1.7 システムの電源
          1. 2.2.1.7.1 12V レール
          2. 2.2.1.7.2 3.3V レール
      2. 2.2.2 ソフトウェア設計
    3. 2.3 主な使用製品
      1. 2.3.1 DRV8162L
      2. 2.3.2 INA241A
      3. 2.3.3 LMR38010
      4. 2.3.4 TMP6131
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア要件
      1. 3.1.1 PCB の概要
      2. 3.1.2 ハードウェアの構成
        1. 3.1.2.1 前提条件
        2. 3.1.2.2 デフォルトの抵抗およびジャンパ構成
        3. 3.1.2.3 コネクタ
          1. 3.1.2.3.1 ホストプロセッサインターフェイス
    2. 3.2 テスト構成
    3. 3.3 テスト結果
      1. 3.3.1 パワー マネージメント
        1. 3.3.1.1 パワーアップ
        2. 3.3.1.2 パワーダウン
      2. 3.3.2 ゲート電圧と相電圧
        1. 3.3.2.1 20 VDC
        2. 3.3.2.2 48 VDC
        3. 3.3.2.3 60 VDC
      3. 3.3.3 デジタル PWM およびゲート電圧
      4. 3.3.4 相電流の測定
      5. 3.3.5 システムのテスト結果
        1. 3.3.5.1 熱解析
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ツールとソフトウェア
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について

2.3.1 DRV8162L

DRV816x は、ハイサイドおよびローサイドの N チャネル パワー MOSFET を駆動できる、統合型ハーフ ブリッジ ゲート ドライバです。このデバイスは、GVDD 電源ピンからゲート ドライブ電圧を生成し、ブートストラップ回路を使用してハイサイド FET を駆動します。トリクル チャージ ポンプにより 100% デューティ サイクルをサポートしています。このゲート ドライブのアーキテクチャは、最大でソース (供給) 1A、シンク (吸い込み) 2A のピーク ゲート駆動電流をサポートします。これらのデバイスを使用して、ブラシレス / ブラシ付き DC モーター、PMSM、ステッピング モーター、スイッチト リラクタンス モーター (SRM)、ソレノイドなど、各種の負荷を駆動できます。

1 ピン PWM、2 ピン PWM、および独立 FET PWM モードにより、コントローラ回路と簡単に接続でき、柔軟な FET 電力段構成が可能です。ハードウェア ピンを使用して、電流センス アンプのゲイン、ゲート ドライブ電流、VDS 過電流保護などのデバイス設定を構成できます。DRV8161 デバイスにはローサイド電流センス アンプが内蔵されており、電流測定情報をコントローラに送信できます。DRV8162L は、個別の GVDD ピンと GVDD_LS ピンを備えており、セーフ トルク オフ (STO) 機能のシステム設計に利用できます。

低電圧誤動作防止、FET 過電流、過熱に対する保護機能が内蔵されています。nFAULT ピンは、保護機能によって検出されたフォルト イベントを通知します。