JAJSJG7D
March 2020 – June 2022
LMQ61460
PRODUCTION DATA
1
特長
2
アプリケーション
3
説明
4
改訂履歴
5
デバイス比較表
6
ピン構成および機能
7
仕様
7.1
絶対最大定格
7.2
ESD 定格
7.3
推奨動作条件
7.4
熱に関する情報
7.5
電気的特性
7.6
タイミング特性
7.7
システム特性
7.8
代表的特性
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
EN/SYNC による有効化と VIN UVLO
8.3.2
EN/SYNC ピンによる同期
8.3.3
可変スイッチング周波数
8.3.4
クロックのロック
8.3.5
PGOOD 出力動作
8.3.6
内部 LDO、VCC UVLO、BIAS 入力
8.3.7
ブートストラップ電圧と VCBOOT-UVLO (CBOOT ピン)
8.3.8
調整可能な SW ノードのスルーレート
8.3.9
スペクトラム拡散
8.3.10
ソフトスタートとドロップアウトからの回復
8.3.11
出力電圧設定
8.3.12
過電流および短絡保護
8.3.13
サーマル・シャットダウン
8.3.14
入力電源電流
8.4
デバイスの機能モード
8.4.1
シャットダウン・モード
8.4.2
スタンバイ・モード
8.4.3
アクティブ・モード
8.4.3.1
CCM モード
8.4.3.2
自動モード – 軽負荷動作
8.4.3.2.1
ダイオード・エミュレーション
8.4.3.2.2
周波数低減
8.4.3.3
FPWM モード – 軽負荷動作
8.4.3.4
最小オン時間 (高入力電圧) での動作
8.4.3.5
ドロップアウト
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.2
詳細な設計手順
9.2.2.1
スイッチング周波数の選択
9.2.2.2
出力電圧の設定
9.2.2.3
インダクタの選択
9.2.2.4
出力コンデンサの選択
9.2.2.5
入力コンデンサの選択
9.2.2.6
ブート・コンデンサ
9.2.2.7
ブート抵抗
9.2.2.8
VCC
9.2.2.9
BIAS
9.2.2.10
CFF と RFF の選択
9.2.2.11
外部 UVLO
9.2.3
アプリケーション曲線
10
電源に関する推奨事項
11
レイアウト
11.1
レイアウトのガイドライン
11.1.1
グランドと熱に関する考慮事項
11.2
レイアウト例
12
デバイスおよびドキュメントのサポート
12.1
ドキュメントのサポート
12.1.1
関連資料
12.2
ドキュメントの更新通知を受け取る方法
12.3
サポート・リソース
12.4
商標
12.5
静電気放電に関する注意事項
12.6
用語集
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RJR|14
MPQF507D
サーマルパッド・メカニカル・データ
発注情報
jajsjg7d_oa
jajsjg7d_pm
1
特長
機能安全対応
機能安全システムの設計に役立つ資料を利用可能
極めて低い EMI 要件に最適化
:
Hotrod™
パッケージによりスイッチ・ノード・リンギングを最小化
内部バイパス・コンデンサにより EMI を低減
並列入力パスにより寄生インダクタンスを最小化
スペクトラム拡散によりピーク・エミッションを削減
スイッチ・ノードの立ち上がり時間を調整可能
堅牢なアプリケーション向け
42V 過渡に対応
4A 負荷でのドロップアウト:0.4V (標準値)
あらゆる負荷で高効率の電力変換
無負荷電流:7µA (13.5V
IN
、3.3V
OUT
)
PFM 効率:90% (1mA、13.5V
IN
、5V
OUT
)
低い MOSFET ON 抵抗
R
DS_ON_HS
= 41mΩ (標準値)
R
DS_ON_LS
= 21mΩ (標準値)
外部バイアス・オプションによる効率向上
次の製品とピン互換:
LM61460
(36V、6A)
TPSM63606
モジュールを使用して、開発期間を短縮