JAJSPA9 October 2020 TLV4062-Q1 , TLV4082-Q1
PRODUCTION DATA
車載アプリケーションに対応
TLV4062-Q1 および TLV4082-Q1 は高精度のデュアルチャネル・コンパレータ・ファミリで、低消費電力と小さなソリューション・サイズが特長です。IN1 および IN2 入力には、短時間のグリッチを除去するためのヒステリシスが含まれているため、誤ったトリガが発生せず出力動作が安定します。
TLV4062-Q1 および TLV4082-Q1 には可変の INx 入力があり、1 対の外付け分圧抵抗によって構成可能です。IN1 または IN2 入力の電圧が下降時のスレッショルドを下回ると、それぞれ OUT1 または OUT2 が LOW になります。IN1 または IN2 が上昇時のスレッショルドよりも高くなると、それぞれ OUT1 または OUT2 が HIGH になります。
これらのコンパレータは静止電流が 2μA (標準値) と非常に小さく、低消費電力で電圧を監視するための、高精度で省スペースのソリューションを実現します。TLV4062-Q1 および TLV4082-Q1 の動作電圧範囲は、-40℃~+125℃の温度範囲全体で 1.5V~5.5V です。
部品番号 | パッケージ | 本体サイズ (公称) |
---|---|---|
TLV4062-Q1、TLV4082-Q1 | SOT-23 (6) | 2.90mm × 1.60mm |
DATE | REVISION | NOTES |
---|---|---|
October 2020 | * | Initial release. |
NAME | NO. | I/O | DESCRIPTION |
---|---|---|---|
DBV | |||
GND | 5 | — | Ground |
OUT1 | 2 | O | OUT1 is the output for
IN1. OUT1 is asserted (driven low) when the
voltage at IN1 falls below VIT–. OUT1
is deasserted (goes high) after IN1 rises higher
than VIT+. OUT1 is a push-pull output for the TLV4062 and an open-drain output for the TLV4082. The open-drain device (TLV4082) can be pulled up to 5.5 V independent of V+; a pullup resistor is required for this device. |
OUT2 | 3 | O | OUT2 is the output for
IN2. OUT2 is asserted (driven low) when the
voltage at IN2 falls below VIT–. OUT2
is deasserted (goes high) after IN2 rises higher
than VIT+. OUT2 is a push-pull output for the TLV4062 and an open-drain output for the TLV4082. The open-drain device (TLV4082) can be pulled up to 5.5 V independent of V+; a pullup resistor is required for this device. |
IN1 | 6 | I | This pin is connected
to the voltage to be monitored with the use of an
external resistor divider. When the voltage at this pin drops below the threshold voltage (VIT–), OUT1 is asserted. |
IN2 | 4 | I | This pin is connected
to the voltage to be monitored with the use of an
external resistor divider. When the voltage at this pin drops below the threshold voltage (VIT–), OUT2 is asserted. |
V+ | 1 | I | Supply voltage input. Connect a 1.5-V to 5.5-V supply to V+ in order to power the device. Good analog design practice is to place a 0.1-µF ceramic capacitor close to this pin (required for V+ < 1.5 V). |