JAJSM69C
September 2009 – January 2023
TPD2S017
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Dissipation Ratings
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
Device and Documentation Support
11.1
ドキュメントの更新通知を受け取る方法
11.2
サポート・リソース
11.3
Trademarks
11.4
静電気放電に関する注意事項
11.5
用語集
12
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DBV|6
MPDS026Q
サーマルパッド・メカニカル・データ
発注情報
jajsm69c_oa
jajsm69c_pm
1
特長
クランプ電圧が非常に低いため、 ESD イベント時に超低電圧コア・チップセットを確実に保護できます
IEC 61000-4-2 ESD 保護
直列抵抗 (R = 1Ω) のマッチング ±8mΩ (標準値)
差動チャネル入力容量で 0.02pF (標準値) のマッチング
高周波数 (–3dB 帯域幅、≉3GHz) での高速データ・レートと EMI フィルタの動作
6 ピンの小型トランジスタ [SOT-23 (DBV)] パッケージで供給されます
使いやすいストレート・ルーティング・パッケージ