JAJS298D
DECEMBER 2003 – June 2019
TPS54110
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
4
改訂履歴
5
Device Information
6
Pin Configuration and Functions
Pin Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
Recommended Operating Conditions
7.3
Thermal Information
7.4
Electrical Characteristics
7.5
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
VBIAS Regulator (VBIAS)
8.3.2
Voltage Reference
8.3.3
Oscillator and PWM Ramp
8.3.4
Error Amplifier
8.3.5
PWM Control
8.3.6
Dead-Time Control and MOSFET Drivers
8.3.7
Overcurrent Protection
8.3.8
Thermal Shutdown
8.3.9
Power Good (PWRDG)
8.4
Undervoltage Lockout (UVLO)
8.5
Slow-Start/Enable (SS/ENA)
9
Application and Implementation
9.1
Application Information
9.2
Typical Applications
9.2.1
Typical TPS54110 Application
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.2.1
Switching Frequency
9.2.1.2.2
Input Capacitors
9.2.1.2.3
Output Filter Components
9.2.1.2.3.1
Inductor Selection
9.2.1.2.3.2
Capacitor Selection
9.2.1.2.4
Compensation Components
9.2.1.2.5
Bias and Bootstrap Capacitors
9.2.1.3
Application Curves
9.2.2
Very-Small Form-Factor Application
9.2.2.1
Design Requirements
9.2.2.2
Detailed Design Procedure
9.2.2.3
Application Curves
9.2.3
Two-Output Sequenced-Startup Application
9.2.3.1
Design Requirements
9.2.3.2
Detailed Design Procedure
9.2.3.3
Application Curve
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
10.3
Layout Considerations For Thermal Performance
10.4
Grounding and Powerpad Layout
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
PWP|20
サーマルパッド・メカニカル・データ
PWP|20
PPTD027Z
発注情報
jajs298d_oa
jajs298d_pm
1
特長
内蔵 MOSFET スイッチにより、1.5A のソースまたはシンク電流を高効率で連続出力
可変出力電圧:0.9V~3.3V、精度1%
設計の柔軟性を高める外部補償機能
高速な過渡応答
広い PWM 周波数:固定 350kHz、550kHz、
または 280kHz~700kHz の範囲で可変
ピーク電流制限とサーマル・シャットダウンにより負荷を保護
統合ソリューションにより基板面積と総コストを低減