設計目標
| DAC の出力電圧 | 出力電圧 VLOAD | 最小負荷抵抗 RLOAD | 補償可能な最大ライン抵抗 | エラー |
|---|---|---|---|---|
| 0V–5V | 0V–10V | 1kΩ | RLOAD の +25% | < 0.25% FSR |
設計の説明
この出力検出を備えたプログラム可能な電圧出力回路は、寄生直列抵抗による電圧低下を補償して、負荷の両端に正確な電圧を供給できます。アンプ A1 は、接続されている負荷のハイサイド端とローサイド端からの電圧を帰還して、VSENSE+ と VSENSE- との間の電圧を正確にレギュレートします。デジタル / アナログ コンバータ (DAC) 出力とディスクリート抵抗により、負荷の両端の電圧が設定されます。この回路は、付加的なライン抵抗が存在する可能性があり、出力電圧を増やすことで補償して負荷に正しい電圧を印加する必要があるアプリケーションで使用されます。この回路を使用する一般的な最終製品として、アナログ出力モジュール、メモリ / 半導体試験装置、分光器、データ アクイジション (DAQ) カードが挙げられます。
デザイン ノート
- 総合未調整誤差 (TUE) が小さく、アプリケーションに必要な分解能を持つ DAC を選択します。基準電圧を内蔵した DAC (DAC80501 デバイスなど) を使用すると、部品数とソリューション サイズを最小化できます。
- 負荷およびライン抵抗を駆動するのに十分な出力振幅を得るため、レール ツー レール出力を持つ高電圧アンプを選択します。出力誤差に大きく影響しないように、オフセット電圧とオフセット電圧ドリフトが小さくなるようにアンプを設定します。
- 抵抗のミスマッチは、出力のゲイン誤差に直接寄与します。公差が 0.05% 以下で、熱ドリフトが小さい抵抗を使用します。
- 付加的なライン抵抗を正しく補償するため、R2:R4 の比は R1:R3 の比とできるだけ精度よく一致させる必要があります。
- アンプの電源電圧は、必要な出力電圧、付加的なライン抵抗、最大負荷電流におけるアンプの出力振幅に基づいて選択します。
- ゼロスケールでの誤差を減らすため、アンプに負電源を供給することもできます。
設計手順
- DAC 電圧と抵抗値に基づいて、VOUT の伝達関数は次の式で示されます。
- R3 には 50kΩ の抵抗を選択します。帰還パスの電流を減らすため、比較的大きな値を選択する必要があります。次に R1 を計算します。
- R4 と R2 には、それぞれ R3 と R1 に等しい値を選択します。
- 最小負荷抵抗とフルスケールの VLOAD に基づいて、最大負荷電流を計算します。最大負荷電流は、アンプの出力電圧振幅と、回路が補償できる付加的ライン抵抗に影響を及ぼします。
- 必要な VCC 電圧は、25% の追加負荷抵抗を駆動し、同時に RLOAD の両端で電圧レギュレーションを維持できるよう計算されます。VO,rail は、10mA の負荷電流におけるアンプの V+ からの出力振幅の近似値です。
- 出力誤差は、DAC TUE、アンプのオフセット電圧、抵抗の公差、基準電圧の初期精度から、二乗和平方根 (RSS) 分析を使用して概算できます。
図 1-1 DC 伝達特性
図 1-2 小信号ステップ応答
図 1-3 10kΩ から 5kΩ への RLOADの負荷過渡
図 1-4 アンプの VCC = 13V における付加的ライン抵抗の最大値デバイス
| デバイス | 主な特長 | リンク | 他の使用可能デバイス |
|---|---|---|---|
| DAC | |||
| DAC80501 | 5ppm/°C リファレンス内蔵、16 ビット分解能、1LSB INL、シングル チャネル、電圧出力 DAC | WSON パッケージ封止、高精度基準電圧内蔵、真の 16 ビット、1 チャネル、SPI/I2C 対応、電圧出力 DAC | 高精度 DAC (≦ 10MSPS) |
| DAC81416 | 5ppm/°C リファレンス内蔵、16 ビット分解能、1LSB INL、16 チャネル、±20V の高電圧出力 DAC | 16 チャネル、16 ビット、高電圧出力 DAC、基準電圧内蔵 | |
| DAC80508 | 5ppm/°C リファレンス内蔵、16 ビット分解能、1LSB INL、8 チャネル、電圧出力 DAC | 高精度基準電圧内蔵、真の 16 ビット、8 チャネル、SPI 対応、電圧出力 DAC | |
| オペアンプ | |||
| OPA196 | 低オフセット (100µV)、低ドリフト、レール ツー レール I/O、2.25V～36V 電源 | マルチプレクサ対応入力、シングル、36V、低消費電力、汎用アンプ | オペアンプ |
| TLV170 | 低コストのレール ツー レール出力、2.7V～36V 電源 | コスト重視アプリケーション向け、シングル、36V、1.2MHz、低消費電力オペアンプ | |
| OPA192 | 高精度、超低オフセット (5µV)、超低ドリフト、レール ツー レール I/O、4.5V～36V 電源 | 高電圧、レール ツー レール入出力、5μV、0.2μV/℃、高精度オペアンプ | |
主要なファイルへのリンク
テキサス・インスツルメンツ、出力検出を備えたプログラム可能な電圧出力回路、ソース ファイル
商標
All trademarks are the property of their respective owners.
重要なお知らせと免責事項
TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。
TI の製品は、TI の販売条件（www.tij.co.jp/ja-jp/legal/termsofsale.html）、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用されるTI の保証または他の保証の放棄の拡大や変更を意味するものではありません。IMPORTANT NOTICE
Copyright © 2024, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社
