TPS92691/-Q1は、幅広い範囲の昇圧または降圧ドライバ・トポロジをサポートできる汎用性の高いLEDコントローラです。固定周波数のピーク電流モード制御手法を実装し、プログラミング可能なスイッチング周波数、スロープ補償、およびソフト・スタート・タイミング機能を備えています。高電圧(65V)のレール・ツー・レール電流センス・アンプを内蔵し、ハイサイドまたはローサイドの直列センス抵抗を使用してLED電流を直接測定することができます。アンプは入力オフセット電圧が低くなるよう設計され、25°C~140°Cの接合部温度範囲および0~60Vのコモン・モード電圧範囲にわたって±3%以内のLED電流精度が得られます。
LED電流は、アナログまたはPWM調光手法により独立して変調できます。高インピーダンスのアナログ調整(IADJ)入力で電圧を140mVから2.25Vまで変化させることにより、15:1の範囲でリニアなアナログ調光応答が得られます。PWM入力ピンを希望的なデューティ・サイクルおよび周波数で変調することによって、LED電流のPWM調光が可能です。オプションのDDRVゲート・ドライバ出力を使用して、直列FET調光機能をイネーブルにすると、1000:1のコントラスト比を実現できます。
TPS92691/-Q1は、電流モニタ(IMON)出力を通して、連続LEDステータス・チェックをサポートします。これにより、LEDの短絡や開放の検出および保護が可能です。さらに障害保護機能として、VCC UVLO、出力OVP、サイクル-バイ-サイクルの電流制限、および過熱保護機能を備えています。
型番 | パッケージ | 本体サイズ(公称) |
---|---|---|
TPS92691-Q1 TPS92691 |
HTSSOP (16) | 5.10mm×6.60mm |
日付 | 改訂内容 | 注 |
---|---|---|
2015 年 12 月 | * | 初版 |
ピン | I/O | 説明 | |
---|---|---|---|
番号 | 名前 | ||
1 | VIN | — | 内部VCCレギュレータの入力電源。GNDとの間に100nFのバイパス・コンデンサをコントローラに近づけて配置します。 |
2 | SS | I/O | ソフト・スタート・プログラミング・ピン。AGNDとの間にコンデンサを接続することで、スタートアップ時間を延長できます。このピンをGNDに短絡するとスイッチングをディスエーブルにできます。 |
3 | RT/SYNC | I/O | 発振周波数プログラミング・ピン。AGNDとの間に抵抗を接続することで、発振周波数が設定されます。100nFの直列コンデンサを通して外部クロック・パルスを入力し、内部発振器を同期させることもできます。 |
4 | PWM | I | PWM調光入力。このピンの電圧を2.3V(標準)未満にすると、スイッチングがオフになり、発振器はアイドル状態となり、COMPピンは切断され、DDRV出力はグランドに設定されます。入力信号のデューティ・サイクルに基づき、PWM調光動作で平均LED電流を制御します。PWM調光に使用しない場合は、VCCに接続します。 |
5 | COMP | I/O | トランスコンダクタンス誤差増幅器の出力。目的の閉ループ応答を得るために補償回路を接続します。 |
6 | IADJ | I | LED電流リファレンス入力。100kΩの直列抵抗を通してVCCに接続することにより、内部リファレンス電圧が2.42Vに設定され、電流センス・スレッショルドV(CSP-CSN)が172mVに設定されます。このピンを0V~2.25Vの外部電圧源で変調することにより、アナログ調光を実装できます。 |
7 | IMON | O | LED電流通知ピン。CSP/CSN入力によってセンスされたLED電流が、VIMON = 14 × ILED × Rcsとして通知されます。AGNDとの間に1nFのセラミック・コンデンサを使用してバイパスします。 |
8 | AGND | — | アナログ・グランド。内部電圧リファレンスおよびアナログ回路のリターンです。回路のグランドであるGNDに接続することで、リターン・パスを形成します。 |
9 | CSN | I | 電流センス・アンプの負入力(–)。LED電流センス抵抗RCSの負ノードに直接接続します。 |
10 | CSP | I | 電流センス・アンプの正入力(+)。LED電流センス抵抗RCSの正ノードに直接接続します。 |
11 | DDRV | O | 直列調光FETゲート・ドライバ出力。外部NチャネルMOSFETのゲートに接続するか、またはPチャネルMOSFETを使用したレベルシフト回路に接続することで、直列FET PWM調光を実装します。 |
12 | OVP | I | ヒステリシス付き過電圧保護入力。出力電圧との間に分圧抵抗を接続することで、OVPスレッショルドおよびヒステリシスを設定します。 |
13 | PGND | — | 内部NチャネルMOSFETゲート・ドライバのパワー・グランド接続ピン。回路のグランドであるGNDに接続することで、リターン・パスを形成します。 |
14 | IS | I | スイッチ電流センス入力。NチャネルMOSFETのソースのスイッチ電流センス抵抗RISに接続します。 |
15 | GATE | O | NチャネルMOSFETのゲート・ドライバ出力。外部スイッチングNチャネルMOSFETのゲートに接続します。 |
16 | VCC | — | VCCバイアス電源ピン。2.2µF~4.7µFのセラミック・コンデンサをコントローラに近づけて配置し、PGNDとの間でローカルにデカップリングします。 |
PowerPAD | — | 適切な動作のためには、露出したPowerPADにAGNDおよびPGNDピンを接続する必要があります。このPowerPADは、複数のビアを使用してPCBグランド・プレーンに接続することで、優れた熱特性が得られます。 |
MIN | MAX | UNIT | ||
---|---|---|---|---|
Input voltage | VIN, CSP, CSN | –0.3 | 65 | V |
IADJ, IS, PWM, RT/SYNC | –0.3 | 8.8 | V | |
OVP, SS | –0.3 | 5.5 | V | |
CSP to CSN(3), PGND | –0.3 | 0.3 | V | |
Output voltage(4) | VCC, GATE, DDRV | –0.3 | 8.8 | V |
COMP | –0.3 | 5.0 | V | |
Source current | IMON | — | 100 | µA |
GATE, DDRV (Pulsed <20 ns) | — | 500 | mA | |
Sink current | GATE, DDRV (Pulsed <20 ns) | — | 500 | mA |
Operating junction temperature, TJ | –40 | 140 | °C | |
Storage temperature, Tstg | 150 | °C |
VALUE | UNIT | ||||
---|---|---|---|---|---|
TPS92691-Q1 IN PWP (HTSSOP) PACKAGE | |||||
V(ESD) | Electrostatic discharge | Human-body model (HBM), per AEC Q100-002, all pins(1) | ±2000 | V | |
Charged-device model (CDM), per AEC Q100-011 | All pins except 1, 8, 9, and 16 | ±500 | |||
Pins 1, 8, 9, and 16 | ±750 | ||||
TPS92691 IN PWP (HTSSOP) PACKAGE | |||||
V(ESD) | Electrostatic discharge | Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001, all pins(2) | ±2000 | V | |
Charged-device model (CDM), per JEDEC specification JESD22-C101, all pins(3) | ±500 |
MIN | NOM | MAX | UNIT | ||
---|---|---|---|---|---|
VIN | Supply input voltage | 6.5 | 14 | 65 | V |
VIN, crank | Supply input, battery crank voltage | 4.5 | V | ||
VCSP, VCSN | Current sense common mode | 0 | 60 | V | |
ƒSW | Switching frequency | 80 | 700 | kHz | |
ƒSYNC | SYNC frequency | 0.8 × ƒsw | 1.2 × ƒSW | kHz | |
VIADJ | Current reference voltage | 0.14 | VIADJ(CLAMP) | V | |
TA | Operating ambient temperature | –40 | 125 | °C |
THERMAL METRIC(1) | TPS92691/-Q1 | UNIT | |
---|---|---|---|
PWP (HTSSOP) | |||
16 PINS | |||
RθJA | Junction-to-ambient thermal resistance | 40.8 | °C/W |
RθJC(top) | Junction-to-case (top) thermal resistance | 26.1 | °C/W |
RθJB | Junction-to-board thermal resistance | 22.2 | °C/W |
ψJT | Junction-to-top characterization parameter | 0.8 | °C/W |
ψJB | Junction-to-board characterization parameter | 22.0 | °C/W |
RθJC(bot) | Junction-to-case (bottom) thermal resistance | 2.3 | °C/W |
PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNIT | |
---|---|---|---|---|---|---|
INPUT VOLTAGE (VIN) | ||||||
VDO | LDO dropout voltage | ICC = 20 mA, VIN = 5 V | 300 | mV | ||
BIAS SUPPLY (VCC) | ||||||
VCC(REG) | Regulation voltage | No load | 7.0 | 7.5 | 8.0 | V |
VCC(UVLO) | Supply undervoltage protection | VCC rising threshold, VIN = 8 V | 4.1 | 4.35 | V | |
VCC falling threshold, VIN = 8 V | 3.75 | 4.0 | V | |||
Hysteresis | 100 | mV | ||||
ICC(LIMIT) | Supply current limit | VCC = 0V | 26 | 38 | 46 | mA |
ICC(STBY) | Supply stand-by current | VPWM = 0 V | 1.8 | 2.1 | mA | |
ICC(SW) | Supply switching current | VCC = 7.5 V, CGATE = 1 nF | 5.1 | 6.6 | mA | |
OSCILLATOR (RT/SYNC) | ||||||
ƒSW | Switching frequency | RT = 40 kΩ | 165 | 200 | 230 | kHz |
RT = 20 kΩ | 327 | 390 | 448 | kHz | ||
VRT | RT output voltage | 1 | V | |||
VSYNC | SYNC rising threshold | VRT/SYNC rising | 2.7 | 3.1 | V | |
SYNC falling threshold | VRT/SYNC falling | 1.8 | 2 | V | ||
tSYNC(MIN) | Minimum SYNC clock pulse width | 100 | ns | |||
GATE DRIVER (GATE) | ||||||
RGH | Gate driver high side resistance | IGATE = –10 mA | 5.4 | 11.2 | Ω | |
RGL | Gate driver low side resistance | IGATE = 10 mA | 4.3 | 10.5 | Ω | |
CURRENT SENSE (IS) | ||||||
VIS(LIMIT) | Current limit threshold | 497 | 525 | 550 | mV | |
tIS(BLANK) | Leading edge blanking time | 103 | 150 | 188 | ns | |
tIS(FAULT) | Current limit fault time | 35 | µs | |||
tILMT(DLY) | IS to GATE propagation delay | VIS pulsed from 0 to 1 V | 100 | ns | ||
PWM COMPARATOR AND SLOPE COMPENSATION | ||||||
DMAX | Maximum duty cycle | 90.4% | 93% | 94.7% | ||
VLV | IS to COMP level shift voltage | No slope compensation added | 1.17 | 1.5 | 1.8 | V |
VSL | Slope compensation | D = DMAX (with max slope compensation) | 200 | mV | ||
ILV | IS level shift bias current | No slope compensation added | 25 | µA | ||
ILV + ISL | IS level shift source current | D = DMAX (with max slope compensation) | 115 | µA | ||
CURRENT SENSE AMPLIFIER (CSP, CSN) | ||||||
VCS(offset) | Cumulative offset voltage at VCSP = 60 V and V(CSP-CSN) = 150 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –5.2 | 5.9 | mV | |
25°C ≤ TJ ≤ 140°C | –4.4 | 4.6 | mV | |||
Cumulative offset voltage at VCSP = 60 V and V(CSP-CSN) = 10 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –3.5 | 5.0 | mV | ||
25°C ≤ TJ ≤ 140°C | -2.8 | 4.0 | mV | |||
Cumulative offset voltage at VCSN = 0 V and V(CSP-CSN) = 150 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –5.9 | 6.7 | mV | ||
25°C ≤ TJ ≤ 140°C | -4.7 | 5.0 | mV | |||
Cumulative offset voltage at VCSN = 0 V and V(CSP-CSN) = 10 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –2.3 | 3.2 | mV | ||
25°C ≤ TJ ≤ 140°C | –1.7 | 2.6 | mV | |||
CS(BW) | Current sense unity gain bandwidth | 500 | kHz | |||
ICS(BIAS) | CSP, CSN bias current | VCSP, CSN = 60 V | 4 | µA | ||
CURRENT MONITOR (IMON) | ||||||
VIMON(CLP) | IMON output voltage clamp | 3.2 | 3.7 | 4.2 | V | |
VIMON(OS) | IMON buffer offset voltage | –11.4 | –1.6 | 7.3 | mV | |
ANALOG ADJUST (IADJ) | ||||||
VIADJ(CLP) | IADJ internal clamp voltage | IIADJ = 1 µA | 2.27 | 2.42 | 2.55 | V |
IIADJ(BIAS) | IADJ input bias current | VIADJ < 2.2 V | 90 | nA | ||
RIADJ(LMT) | IADJ current limiting series resistor | VIADJ > 2.6 V | 12 | kΩ | ||
ERROR AMPLIFIER (COMP) | ||||||
gM | Transconductance | 121 | µA/V | |||
ICOMP(SRC) | COMP current source capacity | VIADJ = 1.4 V, V(CSP-CSN) = 0 V | 130 | µA | ||
ICOMP(SINK) | COMP current sink capacity | VIADJ = 0 V, V(CSP-CSN) = 0.1 V | 130 | µA | ||
EA(BW) | Error amplifier bandwidth | –3 dB | 5 | MHz | ||
VCOMP(RST) | COMP pin reset voltage | 100 | mV | |||
RCOMP(DCH) | COMP discharge FET resistance | 246 | Ω | |||
SOFT-START (SS) | ||||||
ISS | Soft-start source current | 7 | 10 | 12.8 | µA | |
VSS(RST) | Soft-start pin reset voltage | 25 | mV | |||
RSS(DCH) | SS discharge FET resistance | 260 | Ω | |||
OVERVOLTAGE PROTECTION (OVP) | ||||||
VOVP(THR) | OVP detection threshold | 1.18 | 1.24 | 1.31 | V | |
IOVP(HYS) | OVP hysteresis current | 12 | 20 | 27.5 | µA | |
PWM INPUT (PWM) | ||||||
VPWM(HIGH) | Schmitt trigger logic level (high threshold) | 2.5 | 2.7 | V | ||
VPWM(LOW) | Schmitt trigger logic level (low threshold) | 2.0 | 2.3 | V | ||
RPWM(PD) | PWM pulldown resistance | 1 | MΩ | |||
tDLY(RISE) | PWM to DDRV rising delay | 54 | ns | |||
tDLY(FALL) | PWM to DDRV falling delay | 72 | ns | |||
PWM GATE DRIVE OUTPUT (DDRV) | ||||||
RDH | DDRV high-side resistance | 6.1 | 12.8 | Ω | ||
RDL | DDRV low-side resistance | 5.2 | 11.4 | Ω | ||
THERMAL SHUTDOWN | ||||||
Thermal shutdown temperature | 175 | °C | ||||
Thermal shutdown hysteresis | 25 | °C |
VIADJ = 2.1 V |
VIADJ = 2.1 V |
TPS92691/-Q1は、入力電圧範囲の広い(4.5V~65V)コントローラであり、昇圧または降圧コンバータ・トポロジに基づく高効率でコンパクトなLEDドライバを実装するために、必要なすべての機能を備えています。固定周波数のピーク電流モード制御手法によって定電流出力を実現し、直列接続LEDの単一ストリングを駆動するのに理想的です。低入力オフセットのレール・ツー・レール電流センス・アンプを内蔵することで、幅広い範囲の出力電圧(0V~65V)をサポートし、1個~20個以上の白色LEDからなるLEDストリングに電力を供給できます。このコントローラは、LED構成およびドライバ・トポロジに基づいて、ハイサイドまたはローサイドの電流シャント・センス手法に対応します。アナログ調整入力IADJで設定されるLED電流センス・スレッショルドにより、電圧VIADJを140mVから2.25Vまで変化させて、15:1のリニア範囲にわたるアナログ(振幅)調光を実現できます。IADJ入力によってLED電流を外部からプログラミングでき、LEDの校正、輝度補正、熱管理などが容易です。PWM入力に基づいてLED電流のデューティ・サイクルを変化させることにより、高い分解能とリニアな調光応答が得られます。このPWM入力はGATEおよびDDRV駆動出力を直接制御し、内部発振器も制御します。また、LED負荷と直列に配置した外部MOSFETを使用することで、コントラスト比1000:1以上の高速PWM調光を実現できます。電流モニタ出力IMONにより、レール・ツー・レール電流センス・アンプで測定されたLED電流の瞬時ステータスを通知します。この機能は、LEDの短絡および開放障害を示すために搭載され、LEDドライバ・トポロジに依存しないケーブル・ハーネスの障害検出も可能にします。その他の障害保護機能として、サイクル-バイ-サイクル電流制限、ヒステリシスに基づく過電圧保護、VCC低電圧保護、過熱シャットダウン、およびSSピンのプルダウンによるリモート・シャットダウン機能を備えています。
このICは、入力VIN定格65Vのリニア・レギュレータを内蔵し、それによって7.5V(標準)のVCCバイアス電源および他の内部リファレンス電圧を生成します。VCC出力を監視することで、UVLO保護を実装しています。デバイスはVCCが4.1V(標準)のスレッショルドを上回るとイネーブルになり、VCCが4.0V(標準)のスレッショルドを下回るとディスエーブルになります。遷移中のチャッタリングを避けるために、UVLOコンパレータによって0.1Vのヒステリシスを実現しています。UVLOスレッショルドは内部で固定され、調整はできません。電源電流ICCは26mA(最小)に制限され、VCCピンの短絡状況時にデバイスを保護しています。VCC電源は、内部回路とNチャネル・ゲート・ドライバ出力(GATEおよびDDRV)に電力を供給します。適切な動作を確保するためには、VCC出力とPGNDの間に2.2µF~4.7µFのバイパス・コンデンサを接続する必要があります。入力電圧VINが7.5Vを下回ると、レギュレータはドロップアウト状態で動作し、20mAの電源電流に対してVCCがVINよりも300mV低く設定されます。VCCは内部レギュレータのレギュレーション済み出力であり、外部電源によって駆動することは推奨しません。
TPS92691/-Q1のスイッチング周波数は、RT/SYNCピンとAGNDピンの間に接続した1個の外付け抵抗によってプログラミングできます。目的の周波数ƒSW(Hz)を設定するための抵抗値は、Equation 1で計算できます。
Figure 6に、スイッチング周波数と抵抗RTの関係をグラフで示しています。入力および出力電圧の動作範囲全体にわたって最適な性能を実現し、効率を最大限に高めるには、80kHz~700kHzのスイッチング周波数設定を推奨します。それより高いスイッチング周波数で動作する場合は、NチャネルMOSFETの特性を慎重に選択し、追加のスイッチング損失および接合部温度の上昇を考慮に入れる必要があります。
内部発振器は、RT/SYNCピンに外部クロック・パルスをAC結合して、同期させることができます(Figure 19を参照)。内部の同期パルス検出器で認識されるためには、RTピンに入力される同期クロックの立ち上がりエッジがRT同期スレッショルドを超え、同期クロックの立ち下がりエッジがRT同期立ち下がりスレッショルドを超える必要があります。外部同期パルスの周波数は、RT抵抗でプログラミングされる内部発振周波数の±20%以内とすることを推奨します。また、適切な同期のために、100nFの最小結合コンデンサおよび100nsの標準パルス幅を推奨します。外部同期クロックが失われた場合には、内部発振器がRT抵抗に基づいてスイッチング・レートを制御することにより、出力電流のレギュレーションを維持します。RT抵抗は、発振器が単独で動作しているか外部クロックと同期しているかに関係なく、常に必要です。
TPS92691/-Q1は、出力VGATEをVCCとPGNDの間でスイッチングするNチャネル・ゲート・ドライバを内蔵しています。500mAのピーク・ソース電流およびシンク電流により、MOSFETのゲートとドレインのノード電圧のスルーレートを制御し、スイッチングによって生じる伝導および放射EMIを制限します。ゲート・ドライバの電源電流ICC(GATE)は、MOSFETの合計ゲート駆動電荷(QG)およびコンバータの動作周波数ƒSWに依存します()。 接合部温度の上昇およびスイッチの遷移損失を制限するために、ゲート電荷仕様の低いMOSFETを推奨します。
NチャネルMOSFETデバイスを選択する際には、VINがVCCレギュレーション・レベルを下回るドロップアウト領域で動作する場合のスレッショルド電圧を考慮してください。7V未満の入力電圧でデバイスを動作させる必要がある場合には、スレッショルド電圧が5V未満の論理レベル・デバイスを推奨します。
内部のレール・ツー・レール電流センス・アンプは、0V~65Vのコモン・モード範囲にわたり、CSP入力とCSN入力の間の差動電圧降下に基づいて平均LED電流を測定します。差動電圧V(CSP-CSN)は、電圧ゲイン係数である14倍に増幅され、トランスコンダクタンス誤差増幅器の負入力に接続されます。推奨コモン・モード電圧範囲および温度範囲にわたって、累積入力オフセット電圧(電圧ゲイン誤差、固有電流センス・オフセット電圧、およびトランスコンダクタンス誤差増幅器のオフセット電圧の和)を5mV未満に制限することにより、正確なLED電流帰還が得られます。
Figure 20に示すように、コモン・モードまたは差動モードのローパス・フィルタをオプションで実装することにより、ダイオードの逆方向回復に起因する大きな出力電圧リップルやスイッチング電流スパイクの影響を平滑化できます。アンプのバイアス電流による追加のオフセットを制限し、最高の精度とライン・レギュレーションを実現するために、10Ω~100Ωの範囲のフィルタ抵抗を推奨します。
内部のトランスコンダクタンス誤差増幅器は、LED電流センス帰還電圧と外部のIADJ入力電圧との差に比例した誤差信号を生成します。誤差増幅器の出力に補償回路を接続することで、閉ループ・レギュレーションが実現されます。ほとんどのLEDドライバ・アプリケーションでは、COMP出力とグランドの間にコンデンサを接続して単純な積分補償回路を実装することにより、安定した応答を実現できます。適切な開始点として、10nF~100nFのコンデンサを推奨します。COMP出力とグランドの間に、直列抵抗とコンデンサから構成される比例積分補償回路を実装すると、より高い閉ループ帯域幅を実現できます。コンバータのトポロジに基づき、補償回路は最小60°の位相余裕と10dBのゲイン余裕が得られるよう調整する必要があります。「アプリケーションと実装」のセクションに詳細な式を示しています。
メインMOSFETの電流をIS入力ピンで監視することにより、ピーク電流モード制御を実装しています。GATE出力のデューティ・サイクルは、RIS抵抗で測定されるピーク・スイッチ電流を内部のCOMP電圧スレッショルドと比較することで得られます。デューティ・サイクルが50%を超える場合の低調波発振を防ぐため、測定されたセンス電圧VISに内部スロープ信号が加算されます。内部発振器の周波数に同期された100µAのノコギリ波ランプ電流から、固定された振幅(200mV)を持つリニアなスロープ電圧VSLが得られます。内部のブランキング回路を使用し、新しいスイッチング周期の開始後にIS入力を150nsにわたって内部でシャントすることにより、MOSFETのスイッチング電流スパイクの伝播およびデューティ・サイクルの早期終了を防いでいます。ドロップアウト領域(VIN < 7V)での動作中に追加のノイズを抑制するために、100Ω~500Ωの抵抗値を持つ外部ローパスRCフィルタの使用を推奨します。
内部の冗長コンパレータによってサイクル-バイ-サイクル電流制限が実現され、IS入力電圧VISが525mV(標準)のスレッショルドを超えると、GATE出力は直ちに停止されます。電流制限動作が発生すると、SSピンとCOMPピンが内部でグランドに接続され、コントローラの状態をリセットします。35µsの内部障害タイマが満了した後、GATE出力がイネーブルになり、SSピンを通して新しいスタートアップ・シーケンスが開始されます。
LED電流センス抵抗にかかる電圧V(CSP–CSN)は、電流センス・アンプ電圧のゲインである14が乗算されたアナログ調整入力電圧VIADJにレギュレーションされます。VCCからの分圧抵抗または外部の電圧源を使用してIADJの電圧を140mV~2.25Vの範囲で変化させることにより、LED電流を直線的に調整できます。外付け抵抗を通してIADJピンをVCCに接続すると、2.42Vの内部リファレンス電圧に基づいてLED電流を設定できます。Figure 21に、IADJ電圧を設定する各種の方法を示します。IADJ入力をNTC抵抗とともに使用することで、Figure 21(b)に示すような温度フォールドバック保護を実装できます。PWM信号を1次または2次ローパス・フィルタとともに使用すると、Figure 21(c)に示すようにIADJ電圧をプログラミングできます。
TPS92691/-Q1は、出力LED電流のパルス幅変調用に調光入力(PWM)を内蔵しています。PWM入力ピンに接続されたパルス電圧源のデューティ・サイクルを変調することで、LEDの輝度を直線的に変化させることができます。PWM入力を2.3V(標準)未満にすると、スイッチングがオフになり、発振器が一時停止し、COMPピンが切断されます。DDRV出力はGNDに設定され、補償回路および出力コンデンサの電荷が保持されます。PWM入力電圧の立ち上がりエッジ(VPWM > 2.5V)で、GATEおよびDDRV出力がイネーブルになり、インダクタ電流が以前の定常状態値まで増加します。COMPピンが接続されて誤差増幅器および発振器がイネーブルになるのは、スイッチ電流センス電圧VISがCOMP電圧VCOMPを上回ったときのみです。このときコンバータは直ちに、最小のLED電流オーバーシュートで強制的に定常状態動作を開始します。調光が不要である場合は、PWMピンをVCCに接続してください。ピンが未接続またはフローティングのときは、内部のプルダウン抵抗によって入力がLowに設定され、デバイスはディスエーブルになります。
DDRV出力は、PWM入力信号に追従します。また、ローサイドの直列接続Nチャネル調光FETを制御するために、最大500mAのピーク電流をシンクおよびソースできます。または、DDRV出力を外部のレベルシフト回路で変換することにより、ハイサイドの直列Pチャネル調光FETを駆動することもできます(Figure 22を参照)。直列調光FETは、PWM入力に対してLED電流の立ち上がりおよび立ち下がり時間を高速化することで、高いコントラスト比を実現します。調光FETを使用しないと、立ち上がりおよび立ち下がり時間がインダクタのスルーレートおよびシステムの閉ループ帯域幅によって制限されます。DDRVピンを使用しない場合は、未接続のままにしてください。
ソフト・スタート機能は、レギュレータを定常状態動作点へと徐々に到達させることで、スタートアップ時のストレスやサージを低減します。TPS92691/-Q1は、LED電流がレギュレーション・スレッショルドに近づくまでの間、COMPピンの電圧をSSピンの電圧(ダイオードで分離)へとクランプします。10µAの内部ソフト・スタート電流源によって、SSピンに接続された外付けソフト・スタート・コンデンサCSSの電圧が徐々に上昇します。その結果、COMP電圧はGNDからゆっくりと上昇します。
内部の10µA電流源は、VCCがUVLOスレッショルドを超えたときにオンになります。ソフト・スタート・シーケンスの開始時には、SSプルダウン・スイッチがアクティブになり、電圧VSSが25mVを下回ると解除されます。また、SSピンを外部スイッチでプルダウンしてスイッチングを停止させることもできます。SSピンを外部で駆動してスイッチングをイネーブルにする場合は、スタートアップ時に大きな過渡電圧が生じないように補償コンデンサを選択することで、COMPピンのスルーレートを制御する必要があります。CSSの値は、ソフト・スタートの遷移期間中に出力コンデンサを充電できるよう十分な大きさである必要があります。
IMONピンの電圧は、レール・ツー・レール電流センス・アンプによって外付けの電流シャント抵抗で測定されたLED電流を示しています。IMON電圧とLED電流の間には、アンプのゲイン係数である14を乗数とした直線的な関係があります(Figure 14を参照)。IMON出力を外部のマイコンやコンパレータに接続することで、プログラミング可能なスレッショルドVOCTHに基づき、LEDの開放、短絡、またはケーブル・ハーネス障害の検出と緩和が容易になります。IMON電圧は、内部で3.7Vにクランプされています。
TPS92691/-Q1デバイスは専用のOVPピンを搭載し、入力または出力の過電圧保護に使用できます。このピンには、20µA(標準)のヒステリシス電流を持つ1.24V(標準)の高精度スレッショルドがあります。過電圧スレッショルド制限は、入力または出力端子とGNDとの間の分圧抵抗回路によって設定されます。OVPピンの電圧がリファレンス・スレッショルドを超えると、GATEおよびDDRVピンが直ちにLowになり、SSおよびCOMPコンデンサが放電されます。電圧が低下し、20µAのソース電流と外付け分圧抵抗によって設定されるヒステリシス・スレッショルドを下回ると、GATEがイネーブルになり、新しいスタートアップ・シーケンスが開始されます。
最大接合部温度を超えた場合にコントローラを保護する目的で、内部に過熱シャットダウン回路が実装されています。この回路がアクティブになると(標準で175°C)、コントローラは強制的にシャットダウン・モードになり、内部レギュレータがディスエーブルになります。この機能は、デバイスの過熱や損傷を防ぐことを意図して設計されています。
このデバイスには、追加の機能モードはありません。
NOTE
以降のアプリケーション情報は、TIの製品仕様に含まれるものではなく、TIではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。
TPS92691/-Q1コントローラは、昇圧、降圧、昇降圧、SEPIC、Cuk、フライバックなどのLEDドライバ・トポロジの実装に適しています。TPS92691/-Q1デバイスに対して部品値を選択するための設計手順を以下に示します。ここでは、昇圧、降圧、および昇降圧コンバータに対する設計プロセスの概要を示しています。昇降圧コンバータに対して導出された式は、変更を加えることで、1:1の結合インダクタSEPICコンバータに対する部品選択にも使用できます。この設計手順は、フライバックおよびCukコンバータ・トポロジにも簡単に適応可能です。
スイッチのデューティ・サイクルDは、コンバータの動作を定義するものであり、入力電圧および出力電圧の関数となっています。定常状態では、デューティ・サイクルは次の式で求められます。
降圧:
昇圧:
昇降圧:
最小デューティ・サイクルDMINと最大デューティ・サイクルDMAXは、上記の式にそれぞれ最大入力電圧VIN(MAX)と最小入力電圧VIN(MIN)を代入することによって計算できます。デバイスで実現可能な最小デューティ・サイクルは、リーディングエッジ・ブランキング期間およびスイッチング周波数によって決定されます。最大デューティ・サイクルは、最小のオフ時間を可能にするために、内部発振器によって93%(標準)に制限されます。仕様で規定された入力および出力電圧範囲にわたって閉ループLED電流レギュレーションを維持するために、動作時のデューティ・サイクルはデバイスの動作制限範囲内に保つ必要があります。
インダクタのピーク・ツー・ピーク・リップル電流ΔiL-PPは、インダクタのコア損失と銅損との間のバランスを考慮して、一般に最大インダクタ電流ILの10%~80%に設定されます。インダクタのリップル電流が大きいほど、インダクタのサイズを小さくできますが、LED電流リップルを平滑化するための出力コンデンサの負担が大きくなります。目的のリップル比RR、スイッチング周波数ƒSW、最大デューティ・サイクルDMAX、および標準LED電流ILEDが与えられたとき、インダクタ値は次のように計算できます。
降圧:
昇圧および昇降圧:
別の方法として、出力電力PO(BDRY)に基づいて規定されるCCM-DCM境界条件からインダクタを選択することもできます。インダクタの選択は、バッテリ駆動のLEDドライバ・アプリケーションがCCMでの動作の保証が必要です。そうしますと、幅広い範囲のプログラミング可能なLED電流設定点を持つ、さまざまなLEDストリング構成をサポートできます。出力電力は、最小LED電流と、特定のアプリケーションに対する最小出力電圧要件に基づいて計算する必要があります。
降圧:
昇圧:
昇降圧:
インダクタの飽和電流定格は、最大動作温度時のピーク・インダクタ電流IL(PK)を上回っている必要があります。
出力コンデンサは、スイッチングによって生じる不連続または大きなリップル電流を減衰させ、目的のピーク・ツー・ピークLED電流リップルΔiLED(PP)を実現するために必要となります。コンデンサの値は、LEDストリングの合計直列抵抗rD、スイッチング周波数ƒSW、およびコンバータのトポロジ(昇圧または降圧)に依存します。降圧およびCukトポロジの場合は、インダクタがLED負荷と直列であるため、昇圧、昇降圧、SEPICトポロジと比較して、同じLEDリップル電流を実現するために必要なコンデンサは小さくなります。目標のLEDリップル電流に対して必要となる容量は、以下の式に基づいて計算できます。
降圧:
昇圧および昇降圧:
出力コンデンサを選択する際には、ESRおよびESL特性を考慮することが重要です。これらはLEDの電流リップルに直接影響するためです。セラミック・コンデンサは、低いESR、高いリップル電流定格、長い寿命、良好な温度特性といった特長により、最適な選択肢となります。セラミック・コンデンサを選択する場合には、高い温度およびDCバイアス動作条件に関連したディレーティング要素を考慮することが重要です。TIでは、最大LEDスタック電圧よりも大きな電圧定格を持つX7Rコンデンサを推奨します。セラミック・コンデンサと並列にアルミ電解コンデンサを使用することで、大容量を提供できます。このアルミ電解コンデンサは、長い動作寿命を確保するために必要なRMS電流定格および温度定格を備えている必要があります。許容される最小のRMS出力コンデンサ電流定格ICOUT(RMS)は、以下の式で近似できます。
降圧:
昇圧および昇降圧:
これらの式(Equation 14~Equation 17)は、固定されたLED負荷を既知の出力電圧とLED電流で駆動する設計に最も適しています。幅広い範囲のプログラミング可能なLED電流設定点を持つさまざまなLEDストリング構成をサポートする必要があるアプリケーションでは、最大出力電力PO(MAX)に基づく出力容量を反映するように上記の式を調整することで、動作範囲全体にわたってLED電流リップル仕様を満たす必要があります。「代表的な昇降圧LEDドライバ」に、昇降圧LEDドライバに対する詳細を示しています。
入力コンデンサCINは、入力電圧リップルを平滑化し、入力電圧やPWM調光電圧の過渡事象中に入力電流を供給するためのエネルギーを蓄積します。昇圧、SEPIC、およびCukトポロジの直列インダクタは、連続的な入力電流を提供するため、目的の入力リップル電圧ΔvIN(PP)を実現するために必要な入力コンデンサは小さくて済みます。降圧および昇降圧トポロジでは、入力電流が不連続であるため、同じ入力電圧リップルを得るために必要なコンデンサは大きくなります。スイッチング周波数ƒSWおよび最大デューティ・サイクルDMAXに基づき、入力コンデンサ値は次のように計算できます。
降圧:
昇圧:
昇降圧:
X7R誘電体を使用したセラミック・コンデンサは、低いESR、高いリップル電流定格、良好な温度特性といった特長により、最適な選択肢となります。PWM調光を使用するアプリケーションに対しては、セラミック・コンデンサとともにアルミ電解コンデンサを使用することを推奨します。それにより、LED電流の立ち上がりおよび立ち下がりエッジで生じる大きな入力過渡電流による電圧変動を最小限に抑えることができます。
ほとんどのアプリケーションに対して、デバイスにできる限り近づけて配置した0.1µFのセラミック・コンデンサによってVINピンをバイパスすること、また、10Ωの直列抵抗を追加して150kHzのローパス・フィルタを作成し、不要な高周波ノイズを除去することを強く推奨します。
パワーMOSFETは、最大スイッチ・ノード電圧VSWに耐え、コンバータのトポロジに基づくRMS電流をスイッチングできる必要があります。動作の安全性を確保するために、最大スイッチ・ノード電圧よりも20%以上大きなドレイン電圧VDS定格を持つMOSFETを推奨します。MOSFETのドレイン-ソース間降伏電圧VDSおよびRMS電流の定格は、以下の式で計算します。
降圧:
昇圧:
昇降圧:
ここで、電圧VO(OV)は過電圧保護スレッショルドであり、障害状況でのワーストケースの出力電圧です。
ゲート駆動損失およびスイッチング損失を最小限に抑えるために、合計ゲート電荷Qgの低いMOSFETを選択します。MOSFETのRDS抵抗は通常、それほど重要なパラメータではありません。これは、高い動作周波数では、スイッチの導通損失がコンバータの合計損失中でわずかな割合しか占めないためです。スイッチング損失と導通損失は、次のように計算します。
CRSSは、MOSFETの逆方向伝達容量です。ILは、平均インダクタ電流です。IGATEは、ゲート駆動出力電流であり、標準で500mAです。MOSFETの電力定格およびパッケージは、合計損失の計算値、動作周囲温度、および許容される最大温度上昇に基づいて選択する必要があります。
ショットキー・ダイオード(整流器として使用する場合)は、順方向電圧降下が小さく、逆方向回復時間がゼロに近いため、最大の効率が得られます。信頼性の高い動作のために、逆方向降伏電圧VD(BR)がMOSFETのドレイン-ソース間電圧VDS以上であるダイオードを推奨します。ショットキー・ダイオードのリーク電流特性について理解しておくことが重要です。これは、特に動作温度が高い場合に、コンバータの全体的な動作や効率への影響が大きいためです。
ダイオードを流れる電流IDは、次の式で与えられます。
このダイオードは電流定格を上回るように選択し、パッケージは最大許容温度を超えずに電力を消費できる特性を持つ必要があります。
LED電流は、外付けの電流センス抵抗RCSおよびアナログ調整電圧VIADJによって設定されます。電流センス抵抗はLED負荷と直列に接続し、ハイサイド(出力VOに接続)とローサイド(グランドGNDに接続)のいずれかに配置できます。内部レール・ツー・レール電流センス・アンプのCSPおよびCSN入力をRCS抵抗に接続することで、閉ループ・レギュレーションを実現します。VIADJ > 2.5 Vのとき、内部の2.42VリファレンスによってV(CSP-CSN)スレッショルドが172mVに設定され、LED電流は次の値に制御されます。
LED電流は、VIADJを140mV~2.25Vの範囲で変化させることによりプログラミングできます。LED電流は次の式で計算します。
最高の性能を得るには、出力電圧リップルを50mVに制限する必要があります。LED電流の精度に対する電圧リップルやノイズの影響を最小限に抑えるために、CSPおよびCSN入力と直列に10Ωの抵抗、およびグランドとの間に0.01µFのコンデンサを接続して、ローパス・コモン・モード・フィルタを構成することを推奨します(Figure 20を参照)。また、CSPとCSNの間に0.1µFのコンデンサを接続して、高周波差動ノイズをフィルタリングします。
スイッチ電流センス抵抗RISは、ピーク電流モード制御の実装、およびピーク・スイッチ電流制限の設定に使用されます。スイッチ電流センス抵抗RISの値は、スロープ補償ランプの大きさ(VSL)に基づいて安定した内部電流ループ動作を実現できるように選択します。また、障害状況時にメイン・スイッチングMOSFETを保護できる必要があります。RISには、以下の2つの式で計算した値のうち小さい方の値を選択します。
内部スロープ補償電圧VSLは、200mV(標準)に固定されています。必要に応じて、ISピンと直列に抵抗を配置することで、スロープ補償を大きくすることができます。ピーク・スイッチ電流制限は、525mV(標準)の内部電流制限スレッショルドに基づいて設定されます。また、PWM調光中の動作の信頼性を確保するために、スロープ補償に基づいて調整されます。
1nFおよび100Ωによるローパス・フィルタの使用はオプションです。使用する場合は、内部スロープ補償信号への影響を制限するために、抵抗値を500Ω未満にする必要があります。
開ループ応答は、変調器の伝達関数(Equation 34)と帰還伝達関数の積です。1次近似を使用し、変調器の伝達関数は、出力コンデンサによって生成される単一の極、および昇圧/昇降圧トポロジでは、インダクタによって生成される右半平面のゼロとしてモデル化できます。これらはいずれも、LEDストリングの動的抵抗rDに依存します。TIではセラミック・コンデンサを推奨しているため、分析では出力コンデンサのESRを無視しています。また、小信号変調器モデルにはDCゲイン係数も含まれ、これはデューティ・サイクル、出力電圧、およびLED電流に依存します。
Table 1 に、小信号モデルのパラメータの式をまとめています。
帰還伝達関数には、電流センス抵抗と、トランスコンダクタンス誤差増幅器のループ補償が含まれています。誤差増幅器の出力に接続された補償回路を使用して、ループのゲインおよび位相特性を設定します。COMPとGNDAの間の単純なコンデンサCCOMP(Figure 30を参照)により、積分補償が実現され、原点に極が生成されます。または、RCOMP、CCOMP、CHFによって構成される回路(Figure 31を参照)を使用して、比例積分(PI)補償を実装し、原点の極、低周波数のゼロ、および高周波数の極を生成できます。
DCゲイン(G0) | 極周波数(ωP) | ゼロ周波数(ωZ) | |
---|---|---|---|
降圧 | 1 | ![]() |
— |
昇圧 | ![]() |
![]() |
![]() |
昇降圧 | ![]() |
![]() |
![]() |
帰還伝達関数は、以下のように定義されます。
積分補償による帰還伝達関数:
比例積分補償による帰還伝達関数:
原点の極は、出力の定常状態誤差を最小化します。PI補償では、低周波数のゼロをクロスオーバー周波数よりも1桁低く配置することにより、高い帯域幅が得られます。補償回路の計算には、以下の式を使用します。
降圧での積分補償:
昇圧および昇降圧での比例積分補償:
ループ応答は、ステップ入力過渡電圧を印加することによって確認します。目標は、LED電流のオーバーシュートとアンダーシュートを最小限に抑え、抑制された応答を得ることです。PWM調光性能を最適化するには、補償回路の追加調整が必要になる場合があります。
ソフト・スタート時間(tSS)は、LED電流が目標設定点に達するまでに必要な時間です。必要なソフト・スタート時間tSSは、SSピンとGNDの間のコンデンサCSSを使用してプログラミングされ、LED電流、出力コンデンサ、および出力電圧に基づいています。
過電圧スレッショルドは、昇圧およびSEPICトポロジの場合、出力電圧VOとグランドとの間に接続した分圧抵抗ROV2およびROV1を使用してプログラミングします(Figure 24およびFigure 25を参照)。昇降圧または降圧構成のように、LEDがグランド以外の電位を基準としている場合は、PNPトランジスタとレベルシフト抵抗を使用して出力電圧をセンスし、グランドに変換します(Figure 27およびFigure 26を参照)。過電圧ターンオフ・スレッショルドVO(OV)は、次のようになります。
昇圧:
降圧および昇降圧:
過電圧ヒステリシスVOV(HYS)は、次のようになります。
PWM調光を行う場合、TPS92691/-Q1では、LED負荷と直列に追加のMOSFETが必要になります。このMOSFETは、出力電圧VOよりも大きな電圧定格と、公称LED電流ILEDよりも10%以上大きな電流定格を持つ必要があります。
PWMの立ち上がりエッジ遷移に対して、抑制されたLED電流応答を実現するためには、外部FETのスルーレートを制御することが重要です。ローサイドのNチャネル調光FETに対しては、GATEピンと直列に抵抗を配置することでスルーレートを制御します。立ち上がりおよび立ち下がり時間は、この抵抗の値およびMOSFETのゲート-ソース間容量に依存します。直列抵抗をダイオードでバイパスすることにより、立ち上がり時間を速く、立ち下がり時間を遅くして、100:1以上のコントラスト比を得ることができます。ハイサイドのPチャネル調光FETを使用する場合は、レベルシフト回路に適切な抵抗(RLS1およびRLS2)を選択することで、立ち上がりおよび立ち下がり時間を制御できます(Figure 26を参照)。
Figure 32. ハイサイド電流センスによる昇圧LEDドライバ
Table 2 に、昇圧LEDドライバ・アプリケーションの設計パラメータを示します。
パラメータ | 測定条件 | 最小 | 標準 | 最大 | 単位 | |
---|---|---|---|---|---|---|
入力特性 | ||||||
入力電圧範囲 | 7 | 14 | 18 | V | ||
入力UVLO設定 | 4.5 | V | ||||
出力特性 | ||||||
LED順方向電圧 | 3.2 | V | ||||
直列LED数 | 12 | |||||
VO | 出力電圧 | LED+ ~ LED– | 38.4 | V | ||
ILED | 出力電流 | 500 | mA | |||
RR | LED電流リップル比 | 5% | ||||
rD | LEDストリング抵抗 | 4 | Ω | |||
最大出力電力 | 20 | 25 | W | |||
PWM調光範囲 | 240HzのPWM周波数 | 4% | 100% | |||
システム特性 | ||||||
ΔiL(PP) | インダクタ電流リップル | 20% | ||||
ΔvIN(PP) | 入力電圧リップル | 70 | mV | |||
VO(OV) | 出力過電圧保護スレッショルド | 50 | V | |||
VOV(HYS) | 出力過電圧保護ヒステリシス | 5 | V | |||
tss | ソフト・スタート時間 | 8 | ms | |||
スイッチング周波数 | 390 | kHz |
この手順は、昇圧LEDドライバ・アプリケーションに対するものです。
D、DMAX、およびDMINを求めます。
RTを求めます。
最も近い標準値である20kΩを選択します。
インダクタの値は、連続導通モード(CCM)の動作を確保し、目的のリップル仕様ΔiL(PP)が得られるように選択する必要があります。
インダクタの値を求めます。。
最も近い標準インダクタは27µFです。選択したインダクタに基づくインダクタ・リップルの期待値は次のようになります。
インダクタの飽和電流定格は、ピーク・インダクタ電流IL(PK)よりも大きい必要があります。
仕様で規定されるピーク・ツー・ピークLED電流リップルΔiLED(PP)は、次のとおりです。
目標のLED電流リップルを実現するために必要な出力容量は、次のようになります。
DCバイアス動作で40%のディレーティング係数を考慮し、4.7µFの100V定格X7Rセラミック・コンデンサを4個並列に使用することで、18.8µFの結合出力容量が得られます。
入力コンデンサは、入力配線を通して伝達されるスイッチング・ノイズを低減し、LEDドライバの入力インピーダンスを小さくするために必要です。ピーク・ツー・ピーク入力リップル電圧ΔvIN(PP)を70mVに制限するために必要なコンデンサは、次の式で与えられます。
4.7µF/50VのX7Rセラミック・コンデンサを選択します。
MOSFETの定格は、以下で与えられる最大出力電圧およびRMSスイッチ電流を上回っている必要があります。
この設計に対しては、電流定格が3Aを超える60Vまたは100VのNチャネルMOSFETが必要となります。
ダイオードは、以下の電圧および電流定格に基づいて選択する必要があります。
この設計に対しては、逆方向リーク電流が低い60Vまたは100Vのショットキー・ダイオードが適しています。パッケージは、0.5Aの連続順方向電流IDによって生じる消費電力を処理できる必要があります。
LED電流は、電流シャント抵抗RCSと、IADJピンの電圧VIADJによって設定されるV(CSP-CSN)スレッショルドに基づいています。デフォルトで、IADJは外付け抵抗を通してVCCに接続されます。それによって、2.42Vの内部リファレンス電圧がイネーブルになり、V(CSP-CSN)スレッショルドは172mVに設定されます。電流シャント抵抗の値は次の式で計算されます。
0.68Ωの抵抗を2個並列に接続して、0.34ΩのRCSを実現します。
スイッチ電流センス抵抗RISは、以下の式を計算し、最小の値を選択することによって決定します。
標準値である0.1Ωを選択します。
昇圧コンバータの変調器伝達関数は、公称VIN電圧および対応するデューティ・サイクルDに対して導出され、次の式で与えられます。(詳細については、Table 1を参照してください。)
比例積分補償部品であるCCOMPおよびRCOMPは、以下の式によって求められます。
最も近い標準値として33nFのコンデンサと2.15kΩの抵抗を選択します。高周波極の位置は、100pFのCHFコンデンサによって設定されます。
8msでのスタートアップを実現するために必要なソフト・スタート・コンデンサは、次の式で与えられます。
最も近い標準コンデンサである100nFを選択します。
50Vの過電圧保護スレッショルドと5Vのヒステリシスは、分圧抵抗ROV1およびROV2によって設定されます。
標準抵抗値である249kΩおよび6.34kΩを選択します。
直列調光FETは、100%~4%のデューティ・サイクルというPWM調光仕様を満たす必要があります。このアプリケーションには、60V、2AのNチャネルFETが適しています。
または、60V、2AのPチャネルFETを使用してPWM調光を実現することもできます。Pチャネル調光FETのゲートへのDDRV信号の変換には、外部にレベルシフト回路が必要です。1kΩおよび2kΩのレベル・トランスレータ抵抗と小信号NチャネルMOSFETによって、5mAの駆動能力と15Vのゲート-ソース間電圧が設定されます。このNチャネルMOSFETのゲートはDDRVに接続します。
デフォルトでは、PWMピンが100kΩの抵抗を通してVCCに接続され、スタートアップ時にデバイスがイネーブルになります。
これらの曲線は、昇圧LEDドライバに対するものです。
Figure 41. 昇降圧LEDドライバ
昇降圧LEDドライバは、複数のLED負荷構成をサポートするアプリケーションに必要な柔軟性を提供します。そのようなアプリケーションに対しては、より広い範囲の出力電圧およびLED電流仕様に対応できるように、「アプリケーション情報」で示した設計手順を変更する必要があります。この設計は、照明アプリケーション用のルーメン出力仕様によって設定される、最大出力電力PO(MAX)に基づいています。ここでは、3~9個のLEDを直列に接続した、最大出力電力15Wのバッテリ駆動アプリケーションに対する設計手順の概要を示します。
固定された数のLEDを使用し、(輝度補正用に)狭いLED電流範囲を持つアプリケーションの場合は、より低いBOMコストで最適化された回路を開発するために、「アプリケーション情報」で示された設計式とともに、「代表的な昇圧LEDドライバ」で昇圧LEDドライバに対して示されたような単純化された設計手順を使用することを推奨します。
パラメータ | 測定条件 | 最小 | 標準 | 最大 | 単位 | |
---|---|---|---|---|---|---|
入力特性 | ||||||
入力電圧範囲 | 7 | 14 | 18 | V | ||
入力UVLO設定 | 4.5 | V | ||||
出力特性 | ||||||
LED順方向電圧 | 3.2 | V | ||||
直列LED数 | 3 | 6 | 9 | |||
VO | 出力電圧 | LED+ ~ LED– | 9.6 | 19.2 | 28.8 | V |
ILED | 出力電流 | 500 | 750 | 1500 | mA | |
ΔiLED(PP) | LED電流リップル | 5% | ||||
rD | LEDストリング抵抗 | 1 | 2 | 3 | Ω | |
PO(MAX) | 最大出力電力 | 15 | W | |||
PWM調光範囲 | 240HzのPWM周波数 | 4% | 100% | |||
システム特性 | ||||||
PO(BDRY) | CCM-DCM境界条件での出力電力 | 5 | W | |||
ΔvIN(PP) | 入力電圧リップル | 70 | mV | |||
VO(OV) | 出力過電圧保護スレッショルド | 40 | V | |||
VOV(HYS) | 出力過電圧保護ヒステリシス | 5 | V | |||
tss | ソフト・スタート時間 | 8 | ms | |||
スイッチング周波数 | 390 | kHz |
D、DMAX、およびDMINを求めます。
抵抗RTを求めます。
インダクタは、CCM-DCM境界電力要件であるPO(BDRY)を満たすように選択します。一般に、この境界条件は、最小のLED順方向電圧降下とLED電流に基づき、可能な最小の動作電力でCCM動作がイネーブルになるよう設定されます。ほとんどのアプリケーションでは、PO(BDRY)は最大出力電力PO(MAX)の1/3に設定されます。インダクタの値は、最大入力電圧VIN(MAX)および最大出力電圧VO(MAX)に対して計算します。
最も近い標準値である33µHを選択します。インダクタのリップル電流は、次の式で与えられます。
インダクタの飽和定格は、最大出力電力に基づいて次の式で計算されるピーク電流値を上回る必要があります。
出力コンデンサは、5%のピーク・ツー・ピークLED電流リップル仕様を達成するように選択する必要があります。最大電力に基づき、コンデンサは次の式で計算されます。
出力電力の範囲全体にわたってLED電流リップル仕様を満たすために、最小で4個の10µF/50V X7Rセラミック・コンデンサを並列で使用する必要があります。DCバイアス動作でのディレーティング係数に基づいて、追加の容量が必要となる場合もあります。
入力コンデンサは、ピーク・ツー・ピーク入力リップル仕様ΔvIN(PP)に基づいて計算します。動作範囲全体にわたってリップルを70mVに制限するために必要なコンデンサは、次のように求められます。
10µF/50VのX7Rセラミック・コンデンサを4個並列に使用することで、40µFの結合容量が得られます。DCバイアス動作でのディレーティング係数に基づいて、追加の容量が必要となる場合もあります。
トランジスタの最小電圧定格および電流定格を計算します。
このアプリケーションでは、電流定格が3Aを超える60Vまたは100VのNチャネルMOSFETが必要となります。
ショットキー・ダイオードの最小電圧定格および電流定格を計算します。
このアプリケーションでは、電流定格が1.5Aを超える60Vまたは100Vのショットキー・ダイオードが必要となります。温度範囲全体にわたって信頼性の高い動作を確保するために、複数の低電流定格ダイオードを並列に使用する代わりに、1個の高電流ダイオードを使用することを推奨します。
RISを求めます。
2つの計算値のうち小さい方の値に基づき、0.1Ωの標準抵抗を選択します。この抵抗により、入力および出力電圧範囲全体にわたって、低調波発振のない安定した電流ループ動作が実現されます。
LED電流は、LEDストリング構成と一致するようにプログラミングできます。これは、Figure 21に示されるように、与えられたセンス抵抗RCSに対して、VCCとGNDの間に分圧抵抗RADJ1およびRADJ2を接続することにより行います。精度を最大限に高めるために、仕様のLED電流1.5Aに対して、IADJピンの電圧は2.1Vに設定します。それにより、電流センス抵抗RCSは次のように求められます。
標準抵抗である0.1Ωを選択します。Table 4に、各種の電流設定に対するIADJピンの電圧とRADJ1およびRADJ2抵抗の選択肢をまとめます。
LED電流 | IADJ電圧(VIADJ) | RADJ1 | RADJ2 |
---|---|---|---|
500mA | 700mV | 10.2kΩ | 100kΩ |
750mA | 1.05V | 16.2kΩ | 100kΩ |
1.5A | 2.1V | 39.2kΩ | 100kΩ |
単純な積分補償器を使用することにより、幅広い動作範囲の全体にわたって安定した動作を実現するための適切な開始点が得られます。最小の周波数極位置を持つ変調器の伝達関数は、最大出力電圧VO(MAX)、デューティ・サイクルDMAX、LEDの動的抵抗rD(MAX)、および最小LEDストリング電流ILED(MIN)に基づいて計算されます。(詳細については、Table 1を参照してください。)
安定した動作を実現するために必要な補償用コンデンサは、次のようになります。
100nFのコンデンサを選択します。
より高い帯域幅と優れた過渡性能を実現するために、比例積分補償器を使用することもできます。ただし、安定した動作を確保するには、動作範囲全体にわたって補償器のパラメータを実験的に調整する必要があります。
8msのスタートアップ時間に基づき、ソフト・スタート・コンデンサCSSの値を求めます。
100nFのソフト・スタート・コンデンサを選択します。
抵抗ROV1およびROV2の値を求めます。
最も近い標準値である249kΩと7.87kΩ、および60VのPNPトランジスタを使用して、OVPスレッショルドを40V(ヒステリシス5V)に設定します。
60V、2AのPチャネルFETを外部のレベルシフト回路とともに使用して、PWM調光を実現します。1kΩおよび2kΩのレベル・トランスレータ抵抗と小信号NチャネルMOSFETによって、5mAの駆動能力と15Vのゲート-ソース間電圧が設定されます。このNチャネルMOSFETのゲートはDDRVに接続します。
これらの曲線は、昇降圧LEDドライバに対するものです。
VIN = 14V |
VIN = 14V |