UCC27611は、5V駆動用に最適化されたシングル・チャネルの高速ゲート・ドライバであり、特にエンハンスメント・モードのGaN FET用に設計されています。駆動電圧VREFは、内部のリニア・レギュレータによって精密に5Vに制御されます。UCC27611は、4Aソースおよび6Aシンクの非対称レール・ツー・レール・ピーク電流駆動能力を備えています。分割出力構成となっているため、FETに応じてターンオン時間とターンオフ時間を個別に最適化できます。寄生インダクタンスを最小限に抑えたパッケージとピン配置により、立ち上がりおよび立ち下がり時間が短縮され、リンギングが抑制されます。また、伝播遅延が短く、公差や変動も最小限であるため、高い周波数で高効率の動作が可能です。1Ωと0.35Ωの抵抗により、高スルーレートのdV/dtによる急激なスイッチングにも高い耐性を持ちます。
VDD入力信号のスレッショルドから独立していることで、TTLおよびCMOS低電圧ロジックとの互換性が確保されています。安全性の理由により、入力ピンがフローティング状態のときには、内部の入力プルアップ/プルダウン抵抗によって出力がLowに保持されます。VREFピンの内部回路には、低電圧誤動作防止機能が搭載され、VREF電源電圧が動作範囲内になるまで出力がLowに保持されます。UCC27611は、露出したサーマル/グランド・パッドを備えた小型の2.00mm×2.00mm SON-6パッケージ(DRV)で供給され、パッケージの電力処理能力を高めています。UCC27611は、-40°C~140°Cの幅広い温度範囲で動作します。
型番 | パッケージ | 本体サイズ(公称) |
---|---|---|
UCC27611 | SON (6) | 2.00mm×2.00mm |
Changes from E Revision (February 2018) to F Revision
Changes from D Revision (October 2017) to E Revision
Changes from C Revision (December 2015) to D Revision
Changes from B Revision (May 2013) to C Revision
Changes from A Revision (December 2012) to B Revision
PIN | I/O | DESCRIPTION | |
---|---|---|---|
NO. | NAME | ||
1 | VDD | I | Bias supply input. Connect a ceramic capacitor minimum from this pin to the GND pin as close as possible to the device with the shortest trace lengths possible. |
2 | IN– | I | Inverting input. Pull IN+ to VDD to enable output, when using the driver device in Inverting configuration. |
3 | IN+ | I | Noninverting input. Pull IN– to GND to enable output, when using the driver device in noninverting configuration. |
4 | OUTL | O | 6-A sink current output of driver. |
5 | OUTH | O | 4-A source current output of driver. |
6 | VREF | O | Drive voltage, output of internal linear regulator. Connect a ceramic capacitor minimum from this pin to the GND pin as close as possible to the device with the shortest trace lengths possible. |
7 | GND PAD | — | Ground. All signals are referenced to this node. |