• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS7A6x-Q1 高電圧、超低 I(q)、低ドロップアウト・レギュレータ

    • JAJSC95F December   2012  – December 2017 TPS7A66-Q1 , TPS7A69-Q1

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • TPS7A6x-Q1 高電圧、超低 I(q)、低ドロップアウト・レギュレータ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      ハードウェア・イネーブル・オプション
      2.      入力電圧センス・オプション
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagrams
    3. 7.3 Feature Description
      1. 7.3.1 Enable (EN)
      2. 7.3.2 Regulated Output (VOUT)
      3. 7.3.3 Power-On Reset (PG)
      4. 7.3.4 Reset Delay Timer (CT)
      5. 7.3.5 Sense Comparator (SI and SO for TPS7A69-Q1)
      6. 7.3.6 Adjustable Output Voltage (FB for TPS7A6601-Q1)
      7. 7.3.7 Undervoltage Shutdown
      8. 7.3.8 Low-Voltage Tracking
      9. 7.3.9 Thermal Shutdown
    4. 7.4 Device Functional Modes
      1. 7.4.1 Regulation
      2. 7.4.2 Disabled
      3. 7.4.3 Operation With V(VinUVLO)< VIN < VIN(min)
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 TPS7A66-Q1 Typical Application
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 Input Capacitor
          2. 8.2.1.2.2 Output Capacitor
        3. 8.2.1.3 Application Curve
      2. 8.2.2 TPS7A69-Q1 Typical Application
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
          1. 8.2.2.2.1 Low-Voltage Tracking Threshold
        3. 8.2.2.3 Application Curve
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Package Mounting
      2. 10.1.2 Board Layout Recommendations to Improve PSRR and Noise Performance
    2. 10.2 Layout Examples
    3. 10.3 Power Dissipation and Thermal Considerations
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 関連リンク
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報
  13. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPS7A6x-Q1 高電圧、超低 I(q)、低ドロップアウト・レギュレータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 車載アプリケーションに対応
  • 以下のAEC-Q100試験ガイダンス
    • デバイス温度グレード 1
    • デバイス温度グレード 0 (TPS7A6650EDGNRQ1 のみ)
    • デバイスHBM ESD分類レベルH2
    • デバイスCDM ESD分類レベルC4
  • デバイス接合部温度範囲：
    –40°C～+150°C
  • 4V～40V の広い Vin 入力電圧範囲、最大 45V の過渡電圧に対応
  • 出力電流：150mA
  • 低い静止電流 (I(q))
    • EN = Low のとき (シャットダウン・モード) 2µA
    • 軽負荷時の標準値12µA
  • 低ESRのセラミック出力コンデンサで安定(2.2µF～100µF)
  • 150mAにおいてドロップアウト電圧300mV
    (標準値、V(Vin) = 4V)

  • 固定出力電圧 (3.3V および 5V) と可変出力電圧 (1.5V～5V)
    (可変出力電圧は TPS7A66-Q1 のみ)
  • 低入力電圧トラッキング
  • パワーオン・リセット機能を搭載
    • リセット・パルス遅延をプログラム可能
    • オープン・ドレイン・リセット出力
  • 保護機能を搭載
    • サーマル・シャットダウン
    • 短絡保護
  • 入力電圧センス・コンパレータ
    (TPS7A69-Q1 のみ)
  • パッケージ
    • 8 ピン SOIC-D (TPS7A69-Q1)
    • 8 ピン HVSSOP-DGN (TPS7A6601-Q1)

2 アプリケーション

  • スリープ・モード搭載のインフォテインメント・システム
  • 車体制御モジュール
  • 常時オンのバッテリ・アプリケーション:
    • ゲートウェイ・アプリケーション
    • リモート・キーレス・エントリ・システム
    • イモビライザー

3 概要

TPS7A66-Q1 および TPS7A69-Q1 は、最大 40V の Vin で動作するように設計された低ドロップアウト・リニア・レギュレータです。無負荷時の静止電流がわずか 12µA であるため、特に車載用途におけるスタンバイ・マイクロプロセッサ制御ユニット・システムに最適です。

デバイスには、短絡および過電流保護機能が内蔵されています。電源投入時に出力電圧が安定し、レギュレートされていることを示すために、デバイスにはリセット遅延が実装されています。この遅延時間は、外付けコンデンサによりプログラム可能です。低電圧トラッキング機能により、小型の入力コンデンサを使用でき、コールド・クランク状況では多くの場合に昇圧コンバータが不要になります。

デバイスは、-40℃～125℃の温度範囲で動作します。TPS7A6650EDGNRQ1デバイスはAEC-Q100グレード0に認定済みで、-40℃～150℃の温度範囲で動作します。これらの機能のため、このデバイスは各種の車載用アプリケーションの電源に最適です。

製品情報(1)

型番 パッケージ 本体サイズ（公称）
TPS7A66-Q1 HVSSOP (8) 3.00mm×3.00mm
TPS7A69-Q1 SOIC (8) 4.90mm×3.91mm
  1. 提供されているすべてのパッケージについては、巻末の注文情報を参照してください。

Device Images

ハードウェア・イネーブル・オプション

TPS7A66-Q1 TPS7A69-Q1 Hdwr_En_SLVSBL0.gif

入力電圧センス・オプション

TPS7A66-Q1 TPS7A69-Q1 Input_Volt_SLVSBL0.gif

4 改訂履歴

Changes from E Revision (November 2014) to F Revision

  • Changed 最初の 2 つの AEC-Q100 小項目の温度範囲を削除し、「特長」のAEC-Q100 試験ガイダンス項目をGo
  • Changed ドキュメント全体で V(Vin) を VIN に、Vin を VIN に、V(Vout) を VOUT に、Vout を VOUT に、V(CT) を VCT にGo
  • Added 「特長」のデバイス接合部温度範囲項目Go
  • Changed ドキュメント全体で関連デバイスを TPS7A66-Q1 および TPS7A69-Q1 にGo
  • Changed ドキュメント全体で MSOP を HVSSOP にGo
  • Changed CT, EN, FB/DNC, PG, SO, and VOUT descriptions in Pin Functions table Go
  • Changed pin names FB/NU to FB/DNC, Vin to VIN, and Vout to VOUT in Pin Configuration and Functions sectionGo
  • Changed SI parameter name description and added maximum specification to SI and FB, SO, PG rows in Absolute Maximum Ratings tableGo
  • Added parameter names to CT and FB, SO, PG rows in Absolute Maximum Ratings tableGo
  • Added lockout to Undervoltage lockout detection parameter nameGo
  • Added up to to Ilkg test conditions Go
  • Added VOUT to unit of V(TH-POR) and V(Thres)Go
  • Added CT to V(th) parameter nameGo
  • Added header for first section of Switching Characteristics tableGo
  • Added UVLO Thresholds vs Temperature and Enable Thresholds vs Temperature figuresGo
  • Added CT Charging Current (VCT = 0) and CT Charging Threshold figuresGo
  • Changed Device Functional Modes sectionGo

Changes from D Revision (October 2014) to E Revision

  • Corrected voltage unit in Handling Ratings table from V to kV Go

Changes from C Revision (December 2013) to D Revision

  • CDM ESC分類レベルを変更Go
  • Changed FB/NC pin to FB/NU in Pin Functions table Added NC and NU notes to pinout drawings Go
  • Removed ESD and Tstg specifications from the Absolute Maximum Ratings tableGo
  • Added ESD Ratings table Go
  • Numerous changes throughout the Electrical Characteristics table Go
  • Added Switching Characteristics tableGo
  • Moved an oscilloscope trace to the Applications Information section Go
  • Changed de-glitch time in Power-On Reset (PG) section Go
  • Changed reset delay timer default delay to 290 µs from 150 µs Go
  • Changed voltage at which Power-on reset initializes to 91.6% of V(Vout)Go
  • Changed selectable output voltage range and calculation for FB resistor divideerGo

Changes from B Revision (August 2013) to C Revision

  • 「概要」セクションの型番に -Q1 を追加して訂正Go
  • Changed Operating ambient temperature to Operating junction temperatureGo
  • Added PSRR graph to Typical CharacteristicsGo
  • Deleted a paragraph from the Thermal Protection sectionGo

Changes from A Revision (March 2013) to B Revision

  • Added two conditions to Vdropout in the Electrical Characteristics tableGo

Changes from * Revision (December 2012) to A Revision

  • Deleted the ORDERING INFORMATION tableGo
  • Changed From: TA Operating ambient temperature range –40 to 125°C To: TJ Operating ambient temperature range –40 to 150°CGo

5 Pin Configuration and Functions

D Package (TPS7A69-Q1)
8-Pin SOIC
Top View
TPS7A66-Q1 TPS7A69-Q1 D-8_PinOut_SLVSBL0.gif
DGN Package (TPS7A66-Q1)
8-Pin HVSSOP
Top View
TPS7A66-Q1 TPS7A69-Q1 DGN-8_PinOut_SLVSBL0.gif

Pin Functions

PIN NAME PIN NO. TYPE DESCRIPTION
SOIC-D HVSSOP-DGN
CT 4 4 O Reset-pulse delay adjustment. Connecting a capacitor from this pin to GND changes the PG reset delay; see the Reset Delay Timer (CT) section for more details.
EN — 2 I Enable pin. The device enters the standby state when the enable pin becomes lower than the enable threshold.
FB/DNC — 7 I Feedback pin when using external resistor divider or DNC pin when using the device with a fixed output voltage.
GND 5 5 G Ground reference
NC 3 3 — Not-connected pin
PG 6 6 O Power good. This open-drain pin must connect to VOUT via an external resistor. VPG is logic level high when VOUT is above the power-on-reset threshold.
SI 2 I Sense input pin to supervise input voltage. Connect via an external voltage divider to VIN and GND.
SO 7 O Sense output. This open-drain pin must connect to VOUT via an external resistor. VSO is logic level low when VSI falls below the sense-low threshold.
VIN 1 1 P Input power-supply voltage
VOUT 8 8 O Regulated output voltage
Thermal pad Pad — — Thermal pad for HVSSOP-DGN package

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale