私の最初の携帯電話は、ホットピンクのフリップ式携帯電話でした。電話をかけることしかできませんでしたが、それでもワクワクする画期的な技術でした。現在もその興奮は続いていますが、新しい携帯電話には、より高解像度の画面、より長持ちするバッテリー、より高速な処理速度、そして特に小型化したフォームファクタといった、はるかに多くの機能を期待するようになりました。
そして、このように考えているのは私だけではありません。多くの消費者は、携帯電話、ヘッドフォン、スマートウォッチ、さらにはヘアドライヤーに至るまで、常にサイズや機能の継続的な進化を期待しています。コスト、サイズや機能のいずれにも改善がなければ、ほとんどの消費者はすでに所有している製品の次世代モデルを採用しようとはしないでしょう。
このような「より小型で高性能な電子機器」を求める傾向は、組込みシステムの設計者にも影響を与えています。設計者たちは、システムの機能性や性能を向上させると同時に、システム全体のサイズの小型化やコスト削減にも注力しています。
こうした組込みシステムの設計者を支援するために、TI をはじめとする半導体メーカーは、小型化されたフットプリントを持つ、高機能なマイコン (MCU) や組込みプロセッサを開発しています。これらのデバイスは、プリント基板 (PCB) 上の占有スペースを削減する最適化されたパッケージを採用した結果、追加コンポーネントや、より大きなバッテリを搭載するためのスペースを確保し、動作寿命を延ばすことができるようになっています。これらデバイスのパッケージ内の設計も進化を遂げています。多くのアナログ部品を統合することで、機能を拡張しつつ、ディスクリート部品の必要性を減らしています。
本記事では、パッケージングとアナログ部品の統合が、その性能を損なわずみ組込みプロセッサのサイズを削減する方法、そして最適化済みパッケージが製造プロセスに与える影響について解説します。
パッケージ
半導体におけるパッケージングの革新は、数少ない目に見える技術進歩の一つです。半導体メーカーは、パッケージサイズを小型化するために、従来のリード付きオプションから高度なパッケージング技術へと移行し、不要なプラスチックケースやリードを取り除くことができます。これらのパッケージオプションのサイズは、ダイのサイズに直接関係しており、目的の機能を実現するために必要な面積を縮小できます。
TI は、組込みプロセッシングの製品ラインアップに、いくつかの小型パッケージを提供しています：
- クワッド フラット リードなし (QFN)。従来のリードの代わりに、QFN
パッケージはプラスチックケースの縁に沿っ平坦な接点と、放熱性能を向上させるために底面に露出したサーマルパッドを備えています。図 1は、サイズがわずか 9mm² で20ピンマイコン MSPM0C1104 のパッケージ図です。
図 1 20 ピン 0.8mm QFN パッケージの
MSPM0C1104 図 - ウェハーレベルチップスケールパッケージ
(WCSP)。これらのパッケージは、他のパッケージタイプと比較して最小のフォームファクタを提供します。シリコンに直接接続されたはんだボールのアレイにより、パッケージサイズはシリコンダイと同じになります
(詳細は図 2を参照)。1.38mm² のスペースに 8 個のはんだボールを収めることで、1
平方ミリメートルあたりの機能統合が実現できます。また、MSPM0C1104 は 競合製品と比較して 38% 小さいWCSP
パッケージでも利用提供されており、世界最小の MCU となっています。
図 2 MSPM0C1104 8 ボール WCSP
パッケージ図 (公称寸法 1.50 x 0.86mm、厚さ 0.35mm）
統合
限られた基板スペースの問題に対処するもう一つの方法は、デバイスの機能統合を最適化することです。各部品が独自のプラスチックパッケージ、リード、およびレイアウトスペースを必要とする場合、シングルチップに統合された機能と比較して、基板上で大幅に多くのスペースを占有することになります。
小型化を推進する中で、アナログおよびデジタルの周辺機能を統合した MCU やプロセッサは有用となり得ます。例えば、パルスオキシメータを例に考えてみましょう。図 3で示すように、ディスクリート (離散) 設計と比較すると、アナログデジタルコンバータ (ADC)、コンパレータ、基準電圧回路を MCU に統合することで、必要な部品数を削減でき、結果として PCB サイズも縮小できます (詳細は図 4を参照)。
図 3 ディスクリートのアナログ部品を使用したパルスオキシメータの設計
図 4 統合型コンポーネントを使用したパルスオキシメータの設計MCU にどの機能を統合するかを選択する際には、いくつかのトレードオフが発生します。機能統合によって部品数を削減できますが、不必要な機能を含めると、かえって設計の意図と逆効果になり、シングルチップのサイズが増大する可能性があります。
そのため、機能の最適化が非常に重要になります。周辺機器の追加はダイのサイズやデバイスのコストに直接影響を与えます。使用されていない機能はスペースとコストの両方の無駄となり、スペースに制約のある設計の効率性を低下させます。市場のニーズを正確に理解することで、コストとサイズの両面で競争力のある組込みソリューションを実現できます。例えば、MSPM0C1104 の 8 ボール WCSP パッケージは、非常に小型でありながら、多くの統合した機能やコンポーネントを搭載しています。1.38mm² という小型サイズでありながら、16KB のフラッシュメモリ、12 ビット ADC (3チャネル)、3 つのタイマーを備えています。エンジニアは、MSPM0C1104 のようなデバイスを活用することで、1 平方ミリメートルあたりの機能数を最適化しながら、より多くの設計の自由度を得ることができます。
図 5 では、WCSP に収められた MSPM0C1104 とワイヤレスイヤホンのサイズ比較を示しています。
図 5 MSPM0C1104
とワイヤレス小型イヤホンのサイズの比較集積回路の物理的なサイズが小型化するにつれ、設計や製造方法も進化しています。電子部品の小型化への移行は PCB サイズを最小化に役立ちますが、それに伴い、レイアウト設計や取り扱い、製造フローに関する考慮も必要です。
チップスケールパッケージを設計する際に役立つ PCB ランドパターンには、ソルダーマスク定義 (SMD) と非ソルダーマスク定義 (NSMD) の 2 種類があります (詳細は図 6を参照)。SMD タイプは基板と重なる大きな銅パッドが含まれ、NSMD タイプにはより小型の銅パッドが含まれています。NSMD タイプのパッドは、均一なカバレッジ、ルーティングの改善、およびチップスケールパッケージでのストレス低減を実現します。
図 6 NSMD および SMD PCB
ランドパターン部品の配置と取り扱いも課題となることがあります。半導体メーカーと製品メーカーにとって、製造工程で使用されるピックアンドプレース機と真空ペンは、WCSP と BGA パッケージの露出したダイを損傷するリスクを最小限に抑えます。配置場所の精度を向上させるため、ピックアンドプレース機のビジョンシステムは、パッケージの外形または個別のバンプを見つけることができます。はんだバンプの形状により、PCB パッドでセルフセンタリングおよび補正が可能になります。電子部品の小型化が進むにつれ、製造機械もそれに対応する形で進化してきました。
まとめ
イノベーションは繰り返し行われてきました。消費者は常に軽量で高機能な製品を期待しています。エンジニアは相反する利害のバランスを取るように設計しています。そして半導体業界は、パッケージングと機能の選択肢を最適化するために進化し続けています。現行世代の製品が店頭に並ぶとすぐに、次の革新的な製品のアイデアを考える会議が始まり、このサイクルは繰り返されます。
TI の半導体小型化への取り組みには、選択的な機能統合、パッケージ最適化、製造技術の進歩が含まれており、縮小し続ける世界で製品を設計するエンジニアに、より多くの選択肢と可能性を提供しています。
その他の資料
- TIのArm Cortex-M0+ MSPM0 MCU 製品ラインアップの詳細をご覧ください。
- アプリケーションブリーフ『TIの最小 M0+ MCU パッケージが設計にさらなる可能性をもたらす』をご覧ください。
商標
すべての商標はそれぞれの所有者に帰属します。
