GERA015 October   2023 AMC23C11 , UCC23513

 

  1.   1
  2.   Kurzfassung
  3.   Marken
  4. 1Einführung
  5. 2Systemherausforderung bei isolierten Gate-Treibern mit integriertem DESAT
  6. 3Systemansatz mit UCC23513 und AMC23C11
    1. 3.1 Systemübersicht und Schlüsselspezifikation
    2. 3.2 Schaltplandesign
      1. 3.2.1 Schaltplan
      2. 3.2.2 Konfigurieren des VCE(DESAT)-Schwellenwerts und des DESAT-Bias-Strom
      3. 3.2.3 DESAT-Ausblendzeit
      4. 3.2.4 DESAT Deglitch-Filter
    3. 3.3 Referenz-Platinenlayout
  7. 4Simulations- und Testergebnisse
    1. 4.1 Simulationsschaltung und Ergebnisse
      1. 4.1.1 Simulationsschaltung
      2. 4.1.2 Simulationsergebnisse
    2. 4.2 Testergebnisse mit 3-Phasen-IGBT-Inverter
      1. 4.2.1 IGBT-Bremsprüfung
      2. 4.2.2 Testergebnisse mit einem 3-Phasen-Inverter mit Phase-zu-Phase-Kurzschluss
  8. 5Zusammenfassung
  9. 6Quellennachweise
  10. 7Revisionsverlauf

3.2.4 DESAT Deglitch-Filter

R17 und C11 bilden einen Deglitch-Filter für das nDESAT-Ausgangssignal mit einer Zeitkonstante:

Gleichung 9. τ  = 330 Ω × 2200 pF = 726 ns

Wenn ein TTL-Logik-IC mit einem Low-Pegel-Mindesteingang von 0,8 V befolgt wird, beträgt die Deglitch-Zeit lediglich 0,2 μs:

Gleichung 10. tDEGLITCH=-ln⁡1-0.8 V3.3 V×τ = 202 ns 

Wenn der interne Widerstand des isolierten Komparators am OUT-Pin mit R17 in Reihe geschaltet ist, beträgt die getestete Deglitch-Zeit für dieses Design etwa 340 ns bis 380 ns. Einzelheiten finden Sie in den Testergebnissen in Abschnitt 4.