KOKA017A november   2022  – march 2023 MSPM0L1227 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L2227 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   요약
  2.   상표
  3. MSPM0L 하드웨어 설계 검사 목록
  4. MSPM0L 장치의 전원 공급 장치
    1. 2.1 디지털 전원 공급 장치
    2. 2.2 아날로그 전원 공급 장치
    3. 2.3 내장 전원 공급 장치 및 전압 레퍼런스
    4. 2.4 전원 공급 장치에 권장되는 디커플링 회로
  5. 리셋 및 전원 공급 장치 통제기
    1. 3.1 디지털 전원 공급 장치
    2. 3.2 전원 공급 장치 통제기
  6. 시계 시스템
    1. 4.1 외부 오실레이터
    2. 4.2 외부 클록 출력(CLK_OUT)
    3. 4.3 FCC(주파수 클록 카운터)
  7. 디버거
    1. 5.1 디버그 포트 핀 및 핀아웃
    2. 5.2 표준 JTAG 커넥터를 사용한 디버그 포트 연결
  8. 주요 아날로그 주변 장치
    1. 6.1 ADC 설계 고려 사항
    2. 6.2 OPA 설계 고려 사항
    3. 6.3 DAC 설계 고려 사항
    4. 6.4 COMP 설계 고려 사항
    5. 6.5 GPAMP 설계 고려 사항
  9. 주요 디지털 주변 장치
    1. 7.1 타이머 리소스 및 설계 고려 사항
    2. 7.2 UART 및 LIN 리소스와 설계 고려 사항
    3. 7.3 I2C 및 SPI 설계 고려 사항
  10. GPIO
    1. 8.1 GPIO 출력 스위칭 속도 및 부하 커패시턴스
    2. 8.2 GPIO 전류 싱크 및 소스
    3. 8.3 고속 GPIO
    4. 8.4 오픈 드레인 GPIO로 레벨 시프터 없이 5V 통신 가능
    5. 8.5 레벨 시프터 없이 1.8V 장치와 통신
    6. 8.6 사용하지 않은 핀 연결
  11. 레이아웃 가이드
    1. 9.1 전원 공급 장치 레이아웃
    2. 9.2 접지 배치를 위한 고려 사항
    3. 9.3 트레이스, 바이어스 및 기타 구성 요소
    4. 9.4 보드 레이어 및 권장 스택업을 선택하는 방법
  12. 10부트로더
    1. 10.1 부트로더 소개
    2. 10.2 부트로더 하드웨어 설계 고려 사항
      1. 10.2.1 물리적 통신 인터페이스
      2. 10.2.2 하드웨어 호출
  13. 11참고 문헌
  14. 12개정 내역

전원 공급 장치 통제기

POR(파워 온 리셋) 모니터

POR(파워 온 리셋) 모니터는 외부 전원 공급 장치(VDD)를 감독하고 SYSCTL에 대한 POR 위반을 어설션하거나 디어설션합니다. 콜드 파워 업 중에 장치는 VDD가 POR+를 통과할 때까지 POR 상태로 유지됩니다. VDD가 POR+를 통과하면 POR 상태가 해제되고 밴드갭 레퍼런스 및 BOR 모니터 회로가 시작됩니다. VDD가 POR- 레벨 아래로 떨어지면 POR- 위반이 어설션되고 장치는 다시 POR 리셋 상태로 유지됩니다.

POR 모니터는 VDD가 장치의 올바른 작동을 지원하기에 충분한 수준에 도달했음을 나타내지 않습니다. 대신 부팅 프로세스의 첫 번째 단계이며 공급 전압이 밴드갭 레퍼런스 및 BOR 회로의 전원을 켜기에 충분한지 확인하는 데 사용되며, 이 경우 공급 장치가 올바르게 실행되기에 충분한 수준에 도달했는지 확인하는 데 사용됩니다. POR 모니터는 종료를 포함한 모든 전원 모드에서 활성화되며 비활성화할 수 없습니다. (POR 트리거 파형은 그림 3-2에 나와 있습니다.)

BOR(브라운아웃 리셋) 모니터

BOR(브라운아웃 리셋) 모니터는 외부 전원 공급 장치(VDD)를 감독하고 SYSCTL에 대한 BOR 위반을 어설션하거나 디어설션합니다. BOR 회로의 주요 책임은 코어 레귤레이터를 포함한 내부 회로의 올바른 작동을 가능하게 할 수 있을 만큼 외부 전원 공급이 충분히 높게 유지되도록 하는 것입니다. BOR 임계값 레퍼런스는 내부 밴드갭 회로에서 파생됩니다. 임계값 자체는 프로그래밍 가능하며 항상 POR 임계값보다 높습니다. 콜드 스타트 중에 VDD가 POR+ 임계값을 통과한 후 밴드갭 레퍼런스와 BOR 회로가 시작됩니다. 그런 다음 VDD가 BOR0+ 임계값을 통과할 때까지 장치는 BOR 상태로 유지됩니다. VDD가 BOR0+를 통과하면 BOR 모니터가 장치를 해제하여 부팅 프로세스를 계속하고 PMU가 시작됩니다. (BOR 트리거 파형은 그림 3-2에 나와 있습니다.)

전원 공급 변경 중 POR 및 BOR 동작

공급 전압(VDD)이 POR- 아래로 떨어지면 전체 장치 상태가 지워집니다. BOR0- 임계값 미만을 통과하지 않는 VDD의 작은 변화는 BOR- 위반을 일으키지 않으며 장치는 계속 실행됩니다. BOR 회로는 BOR 리셋을 즉시 트리거하는 대신 인터럽트를 생성하도록 구성됩니다.

GUID-20210124-CA0I-TXCR-NBF8-2VMFJDZFSMZS-low.svg그림 3-2 POR/BOR 대 공급 전압(VDD)