KOKA018B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   요약
  3.   상표
  4. MSPM0G 하드웨어 설계 검사 목록
  5. MSPM0G 장치의 전원 공급 장치
    1. 2.1 디지털 전원 공급 장치
    2. 2.2 아날로그 전원 공급 장치
    3. 2.3 내장 전원 공급 장치 및 전압 레퍼런스
    4. 2.4 전원 공급 장치에 권장되는 디커플링 회로
  6. 리셋 및 전원 공급 장치 통제기
    1. 3.1 디지털 전원 공급 장치
    2. 3.2 전원 공급 장치 통제기
  7. 클록 시스템
    1. 4.1 외부 오실레이터
    2. 4.2 외부 오실레이터
    3. 4.3 외부 클록 출력(CLK_OUT)
    4. 4.4 FCC(주파수 클록 카운터)
  8. 디버거
    1. 5.1 디버그 포트 핀 및 핀아웃
    2. 5.2 표준 JTAG 커넥터를 사용한 디버그 포트 연결
  9. 주요 아날로그 주변 장치
    1. 6.1 ADC 설계 고려 사항
    2. 6.2 OPA 설계 고려 사항
    3. 6.3 DAC 설계 고려 사항
    4. 6.4 COMP 설계 고려 사항
    5. 6.5 GPAMP 설계 고려 사항
  10. 주요 디지털 주변 장치
    1. 7.1 타이머 리소스 및 설계 고려 사항
    2. 7.2 UART 및 LIN 리소스와 설계 고려 사항
    3. 7.3 MCAN 설계 고려 사항
    4. 7.4 I2C 및 SPI 설계 고려 사항
  11. GPIO
    1. 8.1 GPIO 출력 스위칭 속도 및 부하 커패시턴스
    2. 8.2 GPIO 전류 싱크 및 소스
    3. 8.3 HSIO(고속 GPIO)
    4. 8.4 HDIO(하이 드라이브 GPIO)
    5. 8.5 오픈 드레인 GPIO로 레벨 시프터 없이 5V 통신 가능
    6. 8.6 레벨 시프터 없이 1.8V 장치와 통신
    7. 8.7 사용하지 않은 핀 연결
  12. 레이아웃 가이드
    1. 9.1 전원 공급 장치 레이아웃
    2. 9.2 접지 배치를 위한 고려 사항
    3. 9.3 트레이스, 바이어스 및 기타 구성 요소
    4. 9.4 보드 레이어 및 권장 스택업을 선택하는 방법
  13. 10부트로더
    1. 10.1 부트로더 소개
    2. 10.2 부트로더 하드웨어 설계 고려 사항
      1. 10.2.1 물리적 통신 인터페이스
      2. 10.2.2 하드웨어 호출
  14. 11참고 문헌
  15. 12개정 내역

디버그 포트 핀 및 핀아웃

디버그 포트에는 표 5-1내부 풀다운 저항과 풀업 저항(그림 5-2 참조)이 있는 SWCLK 및 SWDIO가 포함되어 있습니다. MSPM0G MCU 제품군은 사용 가능한 핀 수가 서로 다른 다양한 패키지로 제공됩니다. 자세한 내용은 장치의 데이터 시트를 참조하십시오.

표 5-1 MSPM0G 디버그 포트
장치 신호 방향 SWD 기능
SWCLK 입력 디버그 프로브의 직렬 와이어 클록
SWDIO 입력/출력 양방향(공유) 직렬 와이어 데이터
GUID-6D95964B-6A07-4B94-B920-5D2DC800F511-low.png그림 5-2 MSPM0G SWD 내부 풀