KOKA018B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   요약
  3.   상표
  4. 1 MSPM0G 하드웨어 설계 검사 목록
  5. 2 MSPM0G 장치의 전원 공급 장치
    1. 2.1 디지털 전원 공급 장치
    2. 2.2 아날로그 전원 공급 장치
    3. 2.3 내장 전원 공급 장치 및 전압 레퍼런스
    4. 2.4 전원 공급 장치에 권장되는 디커플링 회로
  6. 3 리셋 및 전원 공급 장치 통제기
    1. 3.1 디지털 전원 공급 장치
    2. 3.2 전원 공급 장치 통제기
  7. 4 클록 시스템
    1. 4.1 외부 오실레이터
    2. 4.2 외부 오실레이터
    3. 4.3 외부 클록 출력(CLK_OUT)
    4. 4.4 FCC(주파수 클록 카운터)
  8. 5 디버거
    1. 5.1 디버그 포트 핀 및 핀아웃
    2. 5.2 표준 JTAG 커넥터를 사용한 디버그 포트 연결
  9. 6 주요 아날로그 주변 장치
    1. 6.1 ADC 설계 고려 사항
    2. 6.2 OPA 설계 고려 사항
    3. 6.3 DAC 설계 고려 사항
    4. 6.4 COMP 설계 고려 사항
    5. 6.5 GPAMP 설계 고려 사항
  10. 7 주요 디지털 주변 장치
    1. 7.1 타이머 리소스 및 설계 고려 사항
    2. 7.2 UART 및 LIN 리소스와 설계 고려 사항
    3. 7.3 MCAN 설계 고려 사항
    4. 7.4 I2C 및 SPI 설계 고려 사항
  11. 8 GPIO
    1. 8.1 GPIO 출력 스위칭 속도 및 부하 커패시턴스
    2. 8.2 GPIO 전류 싱크 및 소스
    3. 8.3 HSIO(고속 GPIO)
    4. 8.4 HDIO(하이 드라이브 GPIO)
    5. 8.5 오픈 드레인 GPIO로 레벨 시프터 없이 5V 통신 가능
    6. 8.6 레벨 시프터 없이 1.8V 장치와 통신
    7. 8.7 사용하지 않은 핀 연결
  12. 9 레이아웃 가이드
    1. 9.1 전원 공급 장치 레이아웃
    2. 9.2 접지 배치를 위한 고려 사항
    3. 9.3 트레이스, 바이어스 및 기타 구성 요소
    4. 9.4 보드 레이어 및 권장 스택업을 선택하는 방법
  13. 10부트로더
    1. 10.1 부트로더 소개
    2. 10.2 부트로더 하드웨어 설계 고려 사항
      1. 10.2.1 물리적 통신 인터페이스
      2. 10.2.2 하드웨어 호출
  14. 11참고 문헌
  15. 12개정 내역

6.1 ADC 설계 고려 사항

MSPM0G 장치에는 12비트, 최대 4Msps, ADC(아날로그-디지털 컨버터)가 있습니다. ADC는 고속 12비트, 10비트 및 8비트 아날로그-디지털 변환을 지원합니다. ADC는 12비트 SAR 코어, 샘플/변환 모드 제어 및 최대 12개의 독립 변환 및 제어 버퍼를 구현합니다.

GUID-CB290710-A016-4181-BE1F-2A6CD7A790A0-low.png그림 6-1 ADC 입력 네트워크

원하는 변환 속도를 달성하고 높은 정확도를 유지하려면 하드웨어 설계에서 적절한 샘플링 시간을 보장해야 합니다. 샘플링(샘플 앤 홀드) 시간은 디지털 변환 전에 신호를 샘플링하는 시간을 결정합니다. 샘플 시간 동안 내부 스위치를 사용하여 입력 커패시터를 충전할 수 있습니다. 커패시터를 완전히 충전하는 데 필요한 시간은 ADC 입력 핀에 연결된 외부 AFE(아날로그 프런트 엔드)에 따라 달라집니다. 그림 6-1에서는 MSPM0G MCU의 일반적인 ADC 모델을 보여줍니다. Rin 및 CS/H 값은 장치별 데이터 시트에서 얻을 수 있습니다. AFE 구동 기능을 이해하고 신호를 샘플링하는 데 필요한 최소 샘플링 시간을 계산하는 것이 중요합니다. RPar 및 Rin 저항은 tsample에 영향을 미칩니다. 방정식 1은(는) n-비트 변환에 대한 최소 샘플 시간 tsample의 보수적 값을 계산하는 데 사용할 수 있습니다.

방정식 1. tsample ≥ (Rpar + Rin) × ln(2n+2) × (CS/H + C1 + CPar)

TI는 연속 고속(4Msps) ADC 성능을 평가하기 위해 충분한 신호 소스 드라이브 기능을 보장할 수 있도록 외부 버퍼를 추가할 것을 권장합니다. 설계 레퍼런스용으로, 권장 외부 OPA가 포함된 LP-MSPM0G3507 하드웨어 설계를 참조하십시오.