KOKA018B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   요약
  3.   상표
  4. 1 MSPM0G 하드웨어 설계 검사 목록
  5. 2 MSPM0G 장치의 전원 공급 장치
    1. 2.1 디지털 전원 공급 장치
    2. 2.2 아날로그 전원 공급 장치
    3. 2.3 내장 전원 공급 장치 및 전압 레퍼런스
    4. 2.4 전원 공급 장치에 권장되는 디커플링 회로
  6. 3 리셋 및 전원 공급 장치 통제기
    1. 3.1 디지털 전원 공급 장치
    2. 3.2 전원 공급 장치 통제기
  7. 4 클록 시스템
    1. 4.1 외부 오실레이터
    2. 4.2 외부 오실레이터
    3. 4.3 외부 클록 출력(CLK_OUT)
    4. 4.4 FCC(주파수 클록 카운터)
  8. 5 디버거
    1. 5.1 디버그 포트 핀 및 핀아웃
    2. 5.2 표준 JTAG 커넥터를 사용한 디버그 포트 연결
  9. 6 주요 아날로그 주변 장치
    1. 6.1 ADC 설계 고려 사항
    2. 6.2 OPA 설계 고려 사항
    3. 6.3 DAC 설계 고려 사항
    4. 6.4 COMP 설계 고려 사항
    5. 6.5 GPAMP 설계 고려 사항
  10. 7 주요 디지털 주변 장치
    1. 7.1 타이머 리소스 및 설계 고려 사항
    2. 7.2 UART 및 LIN 리소스와 설계 고려 사항
    3. 7.3 MCAN 설계 고려 사항
    4. 7.4 I2C 및 SPI 설계 고려 사항
  11. 8 GPIO
    1. 8.1 GPIO 출력 스위칭 속도 및 부하 커패시턴스
    2. 8.2 GPIO 전류 싱크 및 소스
    3. 8.3 HSIO(고속 GPIO)
    4. 8.4 HDIO(하이 드라이브 GPIO)
    5. 8.5 오픈 드레인 GPIO로 레벨 시프터 없이 5V 통신 가능
    6. 8.6 레벨 시프터 없이 1.8V 장치와 통신
    7. 8.7 사용하지 않은 핀 연결
  12. 9 레이아웃 가이드
    1. 9.1 전원 공급 장치 레이아웃
    2. 9.2 접지 배치를 위한 고려 사항
    3. 9.3 트레이스, 바이어스 및 기타 구성 요소
    4. 9.4 보드 레이어 및 권장 스택업을 선택하는 방법
  13. 10부트로더
    1. 10.1 부트로더 소개
    2. 10.2 부트로더 하드웨어 설계 고려 사항
      1. 10.2.1 물리적 통신 인터페이스
      2. 10.2.2 하드웨어 호출
  14. 11참고 문헌
  15. 12개정 내역

8.1 GPIO 출력 스위칭 속도 및 부하 커패시턴스

GPIO를 I/O로 사용할 때는 올바른 작동을 위해 설계 고려 사항을 적용해야 합니다. 부하 커패시턴스가 클수록 I/O 핀의 상승/하강 시간이 증가합니다. 이 커패시턴스에는 핀 기생 커패시턴스(Ci=5pF(일반))와 보드 트레이스의 효과가 포함되어 있습니다. I/O 특성은 장치 데이터 시트에 나와 있습니다. 표 8-1에는 MSPM0G 장치의 I/O 출력 주파수 특성이 나열되어 있습니다.

표 8-1 MSPM0G GPIO 스위칭 특성
매개변수 테스트 조건 최소값 일반 최대값 단위
fmax 포트 출력 주파수 SDIO VDD ≥ 1.71V, CL = 20pF 16 MHz
VDD ≥ 2.7V, CL = 20pF 32
HSIO VDD ≥ 1.71V, DRV = 0, CL = 20pF 16
VDD ≥ 1.71V, DRV = 1, CL = 20pF 24
VDD ≥ 2.7V, DRV = 0, CL = 20pF 32
VDD ≥ 2.7V, DRV = 1, CL = 20pF 40
ODIO VDD ≥ 1.71V, FM+, CL = 20pF ~ 100pF 1
tr,tf 출력 상승 또는 하강 시간 ODIO를 제외한 모든 출력 포트 VDD ≥ 1.71V 0.3*fmax s
tf 출력 하강 시간 ODIO VDD ≥ 1.71V, FM+, CL = 20pF ~ 100pF 20*VDD/5.5 120 ns
주:
  • 출력 전압은 지정된 토글 주파수에서 최소 10% 및 90% Vcc에 도달합니다.
  • 오픈 드레인 I/O의 출력 상승 시간은 풀업 저항 및 부하 커패시턴스에 의해 결정됩니다.