4 제어 법칙 가속기

복잡한 실시간 제어 애플리케이션의 경우 통합 제어 법칙 가속기의 처리 성능이 훨씬 더 높은 수준의 처리 성능이 필요합니다. 예를 들어 일반적인 전력 디지털 컨트롤러는 입력 데이터를 캡처하는 ADC(아날로그-디지털 컨버터), 제어 법칙 알고리즘을 계산하기 위한 수학 엔진(예: PID, 2극 또는 2제로, 3극 또는 3제로 보상기), 계산된 파형을 출력하는 PWM 채널로 구성됩니다. 고성능 MCU는 이러한 기능을 단일 장치에 통합하여 지연 시간을 최소화하고 시스템 복잡성과 비용을 절감하여 최소한의 샘플-출력 지연을 최소화합니다.

32비트 부동 소수점 연산 집약적 계산이 표준이므로 CPU보다 높은 성능과 효율로 로우 레벨 제어 루프를 관리할 수 있습니다. 또한 메모리 및 A/D 컨버터 및 PWM 모듈과 같은 제어 주변 장치에 직접 액세스할 수 있어 지연 시간을 최소화하는 데 도움이 됩니다. 이러한 유형의 통합 제어 법칙 가속기는 CPU 개입 없이 주변 기기 트리거에 응답할 수 있습니다. 가속기는 하드웨어 동기화에 인터럽트를 사용하지 않으며, 가속기에서 컨텍스트 전환을 수행하지 않으므로 효율성이 높아집니다. 이 접근 방식은 지터를 제거하며 실행 시간이 결정적입니다. 이러한 가속기에 대한 자세한 벤치마크 및 통찰력은 C2000^™ 마이크로컨트롤러 제품군의 계산 성능 향상 애플리케이션 노트를 참조하십시오.