이 시뮬레이션에서 입력 PWM 신호는 10kHz, 15% 듀티 사이클 제곱 파형으로 설정됩니다. 다른 조건은 일반적인 애플리케이션 상황으로 설정됩니다. 그림 4-2은(는) DESAT 보호 케이스에 대한 시뮬레이션 결과입니다.

정적 상태에서는 PWM 입력이 낮기 때문에 NAND 게이트 출력이 높습니다. UCC23513은 입력 전류가 없기 때문에 게이트의 출력 또한 낮습니다. 따라서 절연 비교기 AMC23C11의 VCIN 입력 전압은 0으로 끌어 옵니다. 출력 OUT 및 nDESAT는 하이로 끌어 옵니다.

입력 PWM 신호가 높아지면 nDESAT가 여전히 높은 경우 NAND 게이트의 출력이 낮게 전환됩니다. UCC23513은 게이트에서 입력 전류와 높은 출력을 얻습니다. 그런 다음 IGBT U4가 켜지고 V_CE가 V_CE(SAT)로 떨어집니다. 감지 전류가 게이트에서 R10, R12 및 D1을 통해 IGBT U4의 컬렉터로 흐르고, VT1 노드의 전압이 IGBT의 실제 V_CE를 따르며, VCIN 전압은 R13과 R14의 저항 분할기를 통해 VT1 전압을 따릅니다. VCIN이 VREF의 임계값에 도달하지 않는 경우 비교기의 출력 및 필터링된 출력 nDESAT는 높게 유지됩니다.

그림 4-2 트리거된 DESAT의 시뮬레이션 결과

위 그림과 같이 DESAT 트리거 프로세스의 경우 입력 PWM 신호(아래쪽 플롯의 녹색 트레이스)가 하이가 되면 IGBT의 게이트 전압(상단 플롯의 빨간색 트레이스)이 곧 상승합니다. 그리고 IGBT의 V_CE 감지 전압 VT1(상단 플롯에서 녹색 트레이스)도 상승합니다. 그런 다음 비교기의 입력 VCIN(중간 플롯의 녹색 트레이스)이 상승하기 시작하여 비례적으로 VT1 전압을 따라갑니다.

그런 다음 IGBT의 V_CE(상단 플롯의 파란색 트레이스)가 떨어지기 시작합니다. V_CE가 게이트 전압 아래로 떨어지면 VT1 전압이 V_CE를 따르기 시작합니다.

VCIN이 VREF(중간 플롯의 빨간색 라인)에 의해 설정된 1.5V 트리거 임계값에 도달하기 전에 비교기의 출력(아래쪽 플롯의 파란색 트레이스)은 높게 유지됩니다. VCIN이 트리거 레벨에 도달하면 일반적으로 240ns의 내부 전파 지연으로 비교기 출력이 낮아지게 됩니다. nDESAT의 필터링된 출력(아래쪽 플롯의 빨간색 트레이스)도 떨어지기 시작합니다.

NAND 게이트 U3에 대한 입력으로, nDESAT가 U3의 음의 방향 임계값을 트리거하면 게이트 드라이버 U1의 입력 전류가 차단되고 출력 게이트가 풀다운됩니다. 따라서 IGBT도 꺼지며 V_CE가 곧 상승합니다. 이 프로세스는 회로의 DESAT 보호입니다.

게이트가 풀다운되면 VT1도 풀다운되고 VCIN이 드롭되기 시작합니다. VCIN이 비교기 입력 임계값 아래로 떨어지면 출력이 다시 상승합니다. AMC23C14의 경우가 여기에 해당합니다.

AMC23C11은 래치 입력인 핀 7이 로우로 연결되어 있을 때 위의 프로세스와 정확히 동일하게 작동합니다. 래치 핀을 하이로 당기면 비교기의 출력 핀의 출력이 래치됩니다. 래치 핀이 최소 4μs 동안 로우 상태로 당겨져서 래치 상태를 해제합니다.