고속 ADC(아날로그-디지털 컨버터) 프론트 엔드를 설계하는 데 관련된 메커니즘을 이해하는 것은 때때로 그 자체로 예술과 같습니다. 발룬을 아래로 배치하고 발룬의 2차 출력에서 ADC 입력으로 두 트레이스 라인을 그리는 것은 고속 아날로그 리시버 프론트 엔드 설계에는 권장되지 않습니다. 밸런스는 기타 성가신 요소와 함께 대역폭에서 기생에 민감합니다. 이 문서에서는 발룬을 사용하여 패시브 아날로그 입력 설계를 최대한 활용하는 방법을 보여드리겠습니다. 추가적인 이점은 원하는 대역폭을 달성하기 위해 비용이 많이 드는 발룬이나 비용이 많이 드는 감쇠 패드가 필요하지 않는다는 것입니다.
DC 커플링이 필요하지 않다는 가정, 즉 DC 주파수 구간을 샘플링한다는 가정부터 시작하겠습니다. 발룬에는 추가 전원 공급 장치가 필요하지 않기 때문에 전체 전력 소비량을 줄이고 보드 공간 요구 사항을 줄일 수 있는 장점이 있습니다. 또한 추가 전원 공급 장치가 없기 때문에 발룬은 ADC 자체로 이어지는 전체 무선 주파수(RF) 신호 체인에 잡음을 추가하지 않으므로 신호 대 잡음비(SNR) 또는 잡음 스펙트럼 밀도가 저하되지 않습니다.
그림 1에서는 TI의 16비트, 듀얼 채널 ADC3669 ADC와 동일한 애플리케이션에 사용되는 두 개의 다른 밸런스를 보여줍니다. 두 발룬의 정격 대역폭이 동일하더라도 ADC 내부 샘플 네트워크의 다양한 입력 임피던스와 인쇄 회로 기판(PCB) 트레이스 기생 자체의 조합에 따라 궁극적으로 다르게 응답합니다. 두 발룬에 적용된 "정합"이 없으면 대역폭이 상당히 급격히 떨어집니다[1].
데이터시트에서 발룬의 PCB 풋프린트와 레이아웃 권장 사항을 자세히 살펴보세요. 이러한 권장 사항을 정확히 따르는 것이 좋습니다. 그렇지 않으면 발룬이 다르게 반응합니다. 발룬은 데이터 시트 수집 및 S 매개 변수 측정용으로 이 풋프린트를 사용하는 것이 특징이며, 이러한 상황에서는 최대 사양까지만 작동합니다.
특정 대역폭에 대한 발룬의 위상 불균형을 이해하려면 발룬의 고유한 위상 불균형이 나쁠수록 ADC에서 짝수 차 왜곡(2차 고조파 왜곡[HD2])이 더 심해진다는 점에 유의하세요. HD2가 주파수 계획 애플리케이션에 중요한 경우 위상 불균형이 양호한 발룬을 선택하는 것이 좋습니다. 각 ADC는 사용 가능한 주파수 범위의 위상 차이에 대한 민감도를 가질 수 있으므로 이에 대한 좋은 지침은 없습니다. 일반적으로 애플리케이션의 작동 대역폭에 대한 위상 불균형이 ≤ 5도인 발룬을 선택하는 것이 좋습니다. 이 정도의 위상 불균형은 RF 신호 체인 라인업에 이미 존재하는 총 짝수 순서 왜곡에 거의 영향을 미치지 않습니다 [2].
그림 2에서는 동일한 두 개의 정합 발룬 시나리오 간의 차이점과 ADC3669를 사용한 짝수 왜곡에 미치는 영향을 보여줍니다. 세 번째 고조파 왜곡(HD3)은 주파수 간에 상대적으로 동일하며 큰 차이가 없다는 것을 알 수 있습니다.