NESA010A november   2022  – march 2023

 

  1.   摘要
  2.   商標
  3. 1 MSPM0L 硬體設計檢查清單
  4. 2 MSPM0L 裝置中的電源供應器
    1. 2.1 數位電源供應
    2. 2.2 類比電源供應
    3. 2.3 內建電源供應器與電壓參考
    4. 2.4 電源供應器的建議去耦電路
  5. 3 重設和電源供應監控器
    1. 3.1 數位電源供應
    2. 3.2 電源供應監控器
  6. 4 時脈系統
    1. 4.1 內部振盪器
    2. 4.2 外部時脈輸出 (CLK_OUT)
    3. 4.3 頻率時脈計數器 (FCC)
  7. 5 偵錯器
    1. 5.1 偵錯埠針腳和針腳配置
    2. 5.2 具備標準 JTAG 連接器的偵錯埠連接
  8. 6 重要類比周邊裝置
    1. 6.1 ADC 設計考量
    2. 6.2 OPA 設計考量
    3. 6.3 DAC 設計考量
    4. 6.4 COMP 設計考量
    5. 6.5 GPAMP 設計考量
  9. 7 主要數位周邊裝置
    1. 7.1 計時器資源和設計考量
    2. 7.2 UART 和 LIN 資源與設計考量
    3. 7.3 I2C 及 SPI 設計考量
  10. 8 GPIO
    1. 8.1 GPIO 輸出切換速度及負載電容
    2. 8.2 GPIO 電流汲極與源極
    3. 8.3 高速 GPIO
    4. 8.4 開汲極 GPIO 無需使用位準移位器即可實現 5-V 通訊
    5. 8.5 無需使用位準移位器即可與 1.8-V 裝置通訊
    6. 8.6 未使用的接腳連接
  11. 9 配置指南
    1. 9.1 電源供應配置
    2. 9.2 接地佈線圖考量事項
    3. 9.3 佈線、導孔和其他 PCB 元件
    4. 9.4 如何選擇電路板層及建議的堆疊
  12. 10開機載入程式
    1. 10.1 開機載入程式簡介
    2. 10.2 開機載入程式硬體設計考量
      1. 10.2.1 實體通訊介面
      2. 10.2.2 硬體叫用
  13. 11參考
  14. 12修訂記錄

8.4 開汲極 GPIO 無需使用位準移位器即可實現 5-V 通訊

ODIO 可耐受 5-V 輸入。由於為開汲極，因此需要外部上拉電阻器才能使接腳有高輸出。此 I/O 可用於不同電壓位準的 UART 或 I2C 介面。若要限制電流，必須在接腳和上拉電阻器間放置一個串聯電阻器，且 RSERIES 不得小於 250 Ω。如 圖 8-1 中所示，TI 建議使用 270 Ω。上拉電阻器數值取決於輸出頻率 (請參閱 节 7.3)。

GUID-9C899FBB-F182-472F-9D11-3D1D39BEB5F4-low.png圖 8-1 建議的 ODIO 電路