NESA010A november   2022  – march 2023 MSPM0L1227 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L2227 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   摘要
  2.   商標
  3. 1 MSPM0L 硬體設計檢查清單
  4. 2 MSPM0L 裝置中的電源供應器
    1. 2.1 數位電源供應
    2. 2.2 類比電源供應
    3. 2.3 內建電源供應器與電壓參考
    4. 2.4 電源供應器的建議去耦電路
  5. 3 重設和電源供應監控器
    1. 3.1 數位電源供應
    2. 3.2 電源供應監控器
  6. 4 時脈系統
    1. 4.1 內部振盪器
    2. 4.2 外部時脈輸出 (CLK_OUT)
    3. 4.3 頻率時脈計數器 (FCC)
  7. 5 偵錯器
    1. 5.1 偵錯埠針腳和針腳配置
    2. 5.2 具備標準 JTAG 連接器的偵錯埠連接
  8. 6 重要類比周邊裝置
    1. 6.1 ADC 設計考量
    2. 6.2 OPA 設計考量
    3. 6.3 DAC 設計考量
    4. 6.4 COMP 設計考量
    5. 6.5 GPAMP 設計考量
  9. 7 主要數位周邊裝置
    1. 7.1 計時器資源和設計考量
    2. 7.2 UART 和 LIN 資源與設計考量
    3. 7.3 I2C 及 SPI 設計考量
  10. 8 GPIO
    1. 8.1 GPIO 輸出切換速度及負載電容
    2. 8.2 GPIO 電流汲極與源極
    3. 8.3 高速 GPIO
    4. 8.4 開汲極 GPIO 無需使用位準移位器即可實現 5-V 通訊
    5. 8.5 無需使用位準移位器即可與 1.8-V 裝置通訊
    6. 8.6 未使用的接腳連接
  11. 9 配置指南
    1. 9.1 電源供應配置
    2. 9.2 接地佈線圖考量事項
    3. 9.3 佈線、導孔和其他 PCB 元件
    4. 9.4 如何選擇電路板層及建議的堆疊
  12. 10開機載入程式
    1. 10.1 開機載入程式簡介
    2. 10.2 開機載入程式硬體設計考量
      1. 10.2.1 實體通訊介面
      2. 10.2.2 硬體叫用
  13. 11參考
  14. 12修訂記錄

9.2 接地佈線圖考量事項

系統接地是與電路板雜訊和 EMI 問題相關的最關鍵領域與基礎。將這些問題降到最低的最實際方法是使用單獨的接地平面。

什麼是接地雜訊？

每個從電路 (例如驅動器) 產生的訊號都有返回電流透過接地路徑流向其源極。隨着頻率的增加，或甚至是繼電器等簡單但電流高的開關，都會因線路阻抗在接地系統中產生干擾，而導致電壓下降。傳回路徑始終透過最小電阻。對 DC 訊號而言為最低電阻路徑，高頻訊號而言則是最低阻抗路徑。這說明接地平面可簡化問題，同時也是確保訊號完整性的關鍵。

不建議數位傳回訊號傳播至類比傳回 (接地) 區域內；因此請將接地平面分割，讓所有數位訊號傳回迴圈保持在其接地區域內。請小心進行分割作業。許多設計採用單一 (共用) 電壓穩壓器來產生相同電壓位準的數位與類比供應 (例如 3.3 V)。隔離類比軌和數位電源軌及其各自的接地。隔離接地時請小心，因爲兩個接地都必須在某處短路。圖 9-2 說明為何不允許可能的數位訊號傳回路徑形成通過類比接地的迴路。在每個設計上，考慮零組件放置位置等以決定共同點。請勿在與接地軌跡的串聯中加入任何電感器 (鐵氧體磁珠) 或電阻 (零 Ω 也不可以)。阻抗會因高頻率下的相關電感而增加，進而造成電壓差動。請勿將參考數位接地的訊號透過類比接地或其他方向進行路由。

GUID-FFC7A720-EEE5-4779-AF98-23B47049DB1D-low.png圖 9-2 數位與類比接地和共用區域