NESA011B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   摘要
  3.   商標
  4. 1 MSPM0G 硬體設計檢查清單
  5. 2 MSPM0G 裝置中的電源供應器
    1. 2.1 數位電源供應
    2. 2.2 類比電源供應
    3. 2.3 內建電源供應器與電壓參考
    4. 2.4 電源供應器的建議去耦電路
  6. 3 重設和電源供應監控器
    1. 3.1 數位電源供應
    2. 3.2 電源供應監控器
  7. 4 時鐘系統
    1. 4.1 內部振盪器
    2. 4.2 外部振盪器
    3. 4.3 外部時鐘輸出 (CLK_OUT)
    4. 4.4 頻率時鐘計數器 (FCC)
  8. 5 偵錯器
    1. 5.1 偵錯埠針腳和針腳配置
    2. 5.2 具備標準 JTAG 連接器的偵錯埠連接
  9. 6 重要類比周邊設備
    1. 6.1 ADC 設計考量
    2. 6.2 OPA 設計考量
    3. 6.3 DAC 設計考量
    4. 6.4 COMP 設計考量
    5. 6.5 GPAMP 設計考量
  10. 7 主要數位周邊設備
    1. 7.1 計時器資源和設計考量
    2. 7.2 UART 和 LIN 資源與設計考量
    3. 7.3 MCAN 設計考量
    4. 7.4 I2C 及 SPI 設計考量
  11. 8 GPIO
    1. 8.1 GPIO 輸出切換速度及負載電容
    2. 8.2 GPIO 電流汲極與源極
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高驅動 GPIO (HDIO)
    5. 8.5 開汲極 GPIO 無需使用位準移位器即可實現 5-V 通訊
    6. 8.6 無需使用電平移位器即可與 1.8-V 裝置通訊
    7. 8.7 未使用的針腳連接
  12. 9 佈線圖指南
    1. 9.1 電源供應配置
    2. 9.2 接地佈線圖考量事項
    3. 9.3 佈線、導孔和其他 PCB 元件
    4. 9.4 如何選擇電路板層及建議的堆疊
  13. 10開機載入程式
    1. 10.1 開機載入程式簡介
    2. 10.2 開機載入程式硬體設計考量
      1. 10.2.1 實體通訊介面
      2. 10.2.2 硬體叫用
  14. 11參考
  15. 12修訂記錄

6.1 ADC 設計考量

MSPM0G 裝置具有12 位元、高達 4 Msps 的類比轉數位轉換器 (ADC)。ADC 支援快速的 12 位元、10 位元和 8 位元類比轉數位轉換。ADC 執行 12 位元 SAR 核心、取樣/轉換模式控制，以及多達 12 個獨立轉換與控制緩衝器。

GUID-CB290710-A016-4181-BE1F-2A6CD7A790A0-low.png圖 6-1 ADC 輸入網路

為了達到所需的轉換速度並維持高準確度，在硬體設計中必須確保適當取樣時間。取樣 (取樣保持) 時間決定在數位轉換前多久時間進行訊號取樣。在取樣期間，內部開關允許為輸入電容器充電。將電容器完全充電所需的時間，視連接至 ADC 輸入針腳的外部類比前端 (AFE) 而定。圖 6-1顯示 MSPM0G MCU 的典型 ADC 模型。Rin 和 CS/H 值可從特定裝置的產品規格表中取得。了解 AFE 驅動器功能並計算訊號取樣所需的最短取樣時間非常重要。RPar 和 Rin 的電阻會影響 tsample。方程式 1可用於計算 n 位元轉換的最短取樣時間 tsample 的保守值：

方程式 1. tsample ≥ (Rpar + Rin) × ln(2n+2) × (CS/H + C1 + CPar)

若要評估連續高速 (4 Msps) ADC 性能，TI 建議新增外部緩衝器以確保具有足夠的訊號來源驅動能力。如需設計參考，請參見 LP-MSPM0G3507 硬體設計，其中包含建議的外部 OPA。