雜訊與 ADC

ADC 中的雜訊可能會在精確的電壓量測中造成誤差。您必須考量訊號鏈中來自內部及外部來源雜訊的整體影響。總雜訊通常結合了 ADC 熱雜訊、ADC 量化雜訊、放大器雜訊、電壓參考雜訊及電源雜訊。

方程式 1 描述了 ADC 輸入端 (全刻度電壓下) 量測感測器時的總參考雜訊，如圖 1 所示。主要的設計挑戰是將所有雜訊來源最佳化，以實現應用所需的雜訊目標。在方程式 1 中，ADC 的電源抑制比 (PSRR) 降低了電源雜訊，繪製為 1MHz：

由於存在不相關的雜訊來源，因此總雜訊為所有雜訊來源的平方根，這非常有利於最大的雜訊來源。其中一個有雜訊的元件會嚴重扭曲量測結果。例如，如果電壓參考比 ADC 和電源產生更大的雜訊，則降低電壓參考上的雜訊將是降低系統雜訊的最佳方法，如圖 2 和圖 3 所示。此外，ADC 雜訊類型會因解析度而異：量化雜訊對 16 位元 ADC 而言相當重要，但對 24 位元 ADC 而言則可忽略。