FDA(완전 차동 증폭기)를 사용하는 활성 ADC(아날로그-디지털) 프론트 엔드는 더 나은 임피던스 정합, 통과 대역 평탄도 및 신호 게인과 같은 다양한 이점을 제공할 수 있습니다. 하지만 다음 설계에 ADC 대역의 일부만 필요한다면 FDA의 출력과 ADC 입력 사이에 안티알리아싱 필터(AAF)를 사용해야 할 수 있습니다. AAF는 주파수 대역 요구 사항 내에서 더 나은 SNR(신호 대 잡음) 성능과 더 낮은 SFDR(Spurious-Free Dynamic Range)을 제공합니다.

모든 종류의 AAF 필터 구성에서는 구현 과정에서 필터 순서 및 토폴로지, FDA와 ADC 간의 인터페이스 향상을 위해 백 터미네이션 또는 직렬 저항이 필요한지 여부 등 몇 가지 절충점을 고려해야 합니다. 이 백서에서는 이러한 AAF 미묘한 차이와 다음 설계에서 발생할 수 있는 어려움을 피하는 방법에 대해 설명합니다.

애플리케이션에 맞는 올바른 FDA를 결정했고 ADC 앞에서 최적의 성능(대역폭, SNR 및 SFDR)을 구현하기 위해 저역 통과 또는 대역 통과 필터를 사용할지 여부를 결정했다고 가정하면 다음 세 단계를 따르십시오.

1. 증폭기의 특성화된 부하 임피던스(RL)를 이해합니다. 증폭기가 최상의 성능을 발휘하도록 하려면 증폭기는 최적의 성능을 위해 데이터 시트에 나열된 올바른 DC 부하 또는 RL을 "참조"해야 합니다. 이 임피던스는 일반적으로 사양 표 상단에서 찾을 수 있는 특성화된 임피던스입니다.
2. 증폭기 출력에 가장 가까운 곳에서 사용할 올바른 출력 직렬 저항의 출발점을 결정합니다. 이렇게 하면 통과 대역에서 원치 않는 피킹이 방지됩니다. 일반적으로 이 정보는 FDA의 데이터 시트인 LMH5401 8GHz, 저잡음, 저전력 완전 차동 증폭기 데이터시트에서 확인할 수도 있습니다.
3. 하나 이상의 외부 병렬 저항을 사용하여 ADC에 대한 입력을 역종료할지, 입력 직렬 저항의 시작 값을 사용하여 ADC를 필터에서 절연합니다. 이러한 직렬 저항은 또한 통과 대역에서 불필요한 피킹과 버퍼링되지 않은 ADC에서 일반적으로 사용되는 "킥백"을 줄이는 데 도움이 됩니다.

그림 1은(는) 사양 표의 예시입니다.

그림 2에 나와 있는 일반화된 회로와 표 1의 필터 매개변수 목록은 대부분의 고속 차동 FDA 및 ADC 인터페이스에 적용됩니다. 이 두 가지를 모두 AAF 설계의 기반으로 사용할 수 있습니다.

모든 필터 구조가 정확하게 동일하지는 않지만 그림 2을(를) 설계를 시작하는 방법에 대한 청사진으로 사용할 수 있습니다. 이 설계 접근 방식을 사용하면 대부분의 고속 ADC의 상대적으로 높은 입력 임피던스와 구동 소스(FDA)의 상대적으로 낮은 출력 임피던스를 활용하여 필터의 삽입 손실을 최소화하는 경향이 있습니다.

기본 AAF 설계 프로세스 및 지침은 다음과 같습니다.

1. 외부 ADC 종단 저항(R_TADC)을 적절하게 설정합니다. 이를 통해 AAF는 원하는 주파수 응답에서 "실제" 임피던스를 실현할 수 있습니다.
2. 경험 또는 ADC 데이터 시트 권장 사항을 기준으로 R_KB를 선택합니다. 일반적으로 5Ω~50Ω 사이입니다.
3. R_TADC, R_KB 및 R_ADC의 병렬 및 직렬 조합의 합계가 100Ω에서 400Ω 사이가 되도록 필터 부하 임피던스를 계산하는 데 방정식 1을(를) 사용합니다. 이전 섹션에서 내 권장 사항을 참조하십시오.
   방정식 1. Z_AAFL - R_TADC || (R_ADC + 2R_KB)
4. 증폭기 외부 직렬 저항(R_A)을 선택합니다. 이는 일반적으로 5Ω~50Ω 사이입니다. R_A는 증폭기 출력 응답을 감쇠하고 통과 대역에서 불필요한 피킹을 줄이는 데 도움이 됩니다.
5. 계산된 Z_AAFL을 사용하여 증폭기에서 확인할 수 있는 총 부하(Z_AL)가 선택한 특정 차동 증폭기에 최적이 되도록 합니다. AAF 설계 접근 방법 섹션에서 위의 1단계를 참조하고 방정식 2을(를) 사용합니다.
   방정식 2. Z_AL = 2R_A + Z_AAFL

   ZAL은 FDA의 특성화된 _RL이므로 너무 높거나 낮은 값을 사용하면 증폭기의 선형성에 악영향을 미칠 수 있습니다.

6. 방정식 3을(를) 사용하여 필터 소스 저항을 계산합니다.
   방정식 3. Z_AAFS = Z_O + 2R_A
7. 필터 설계 프로그램을 사용하여 가능하면 Z_AAFS와 Z_AAFL과 같은 소스와 부하 임피던스를 사용하여 필터를 설계합니다. 이렇게 하면 필터의 손실량을 줄이는 데 도움이 됩니다. 입력/출력 임피던스가 서로 일치하지 않으면 10*log(입력 Z/출력 Z)가 손실됩니다. 예를 들어 입력 임피던스가 50Ω이고 출력 임피던스가 200Ω일 때 필터 손실은 –6.0dB 또는 10*log(50/200)입니다. 또한 애플리케이션에서 원하는 대역폭보다 약 10% 이상 높은 대역폭을 사용하면 애플리케이션별로 의도한 대역폭이 보장되고 필터 구현 프로세스 중에 실현되지 않은 2차 및 3차 기생 손실을 극복하는 데 도움이 됩니다.

   몇 가지 예비 시뮬레이션을 실행한 후 회로에서 다음 항목을 빠르게 검토합니다.

8. C_{AAF2 & 3}의 값은 C_ADC에 비해 충분히 크며, 이를 통해 C_ADC의 변화에 대한 필터의 감도를 최소화해야 합니다.
9. 필터가 대부분의 필터 테이블 및 디자인 프로그램의 한계 내에 있도록 Z_AAFL 대 Z_AAFS의 비율은 6대 7을 넘지 않아야 합니다. 이상적으로는 손실을 최소화하기 위해 동일해야 하지만 일반적으로 불가능합니다.
10. 기생 커패시턴스 및 부품 변화에 대한 감도를 최소화하기 위해 몇 피코패러드 범위에서 C_AAF2 값을 사용해 보십시오.
11. 인덕터 L_AAF1 및 L_AAF2는 합리적인 값이어야 하며 나노헨리 범위 내에 있어야 합니다.
12. C_AFF2 및 L_AAF2 값은 합리적인 값이어야 합니다. 필터의 중심 주파수를 최적화하도록 이 두 가지 매개 변수를 선택합니다. 때때로 회로 시뮬레이터가 이러한 값을 너무 낮게 또는 너무 높게 만들 수 있습니다. 이러한 값을 보다 합리적으로 만들려면 동일한 공진 주파수를 유지하는 더 나은 표준 값 구성 요소와 이 값의 비율을 조정하면 됩니다.
13. Ghz 범위에서 설계할 때는 가능한 경우 0201 패키지 스타일을 사용하여 필터 문자 모양 또는 윤곽선을 방해할 수 있는 2차 및 3차 기생 효과를 최소화합니다.

일부 경우에는, 특히 고차 필터를 사용할 경우 필터 설계 프로그램이 둘 이상의 고유한 솔루션을 제공할 수 있습니다. 항상 가장 합리적인 구성 요소 값 집합을 사용하는 솔루션을 선택하십시오. 션트 커패시터로 끝나는 필터 구성의 경우 ADC의 내부 입력 커패시턴스도 고려해야 합니다. 필터 극과 최종 대역폭을 올바르게 설정하려면 한두 번의 반복이 필요할 수 있습니다.

이 인터페이스 회로의 매개 변수는 매우 상호 작용적이기 때문에 작은 장단점 없이 주요 사양(대역폭, 대역폭 평탄도, SNR, SFDR 및 게인)에 대한 회로를 최적화하는 것은 거의 불가능합니다. 그러나 R_A, R_KB 또는 둘 다를 변경하여 대역폭 응답의 끝 부분에서 자주 발생하는 대역폭 피킹을 최소화할 수 있습니다. 둘 중 하나는 AAF 대역폭 성능에 순 긍정적 또는 순 부정적 영향을 미칠 수 있습니다.

FDA의 출력 직렬 저항(R_A) 값이 변함에 따라 통과 대역 피크가 어떻게 향상되거나 평탄화되는지(파란색 점선 곡선) 그림 3에서 확인할 수 있습니다. 이 저항 값이 감소할수록 신호 피킹이 더 많아지고 증폭기는 AAF 주파수 응답의 가장자리 근처에서 통과 대역 평탄도 응답을 희생하면서 ADC의 전체 입력 범위를 채우기 위해 신호를 덜 구동할 수 있습니다.

R_A 값은 SNR 성능에도 영향을 줄 수 있습니다. 값이 작을수록 대역폭 피킹은 향상되지만 대역폭 증가 및 원치 않는 잡음으로 인해 SNR이 감소하는 경향이 있습니다.

또한 ADC 입력에 대한 R_KB 직렬 저항을 선택하여 ADC 내의 내부 샘플링 커패시터에서 잔류 전하 주입으로 인한 왜곡을 최소화하는 것이 중요합니다. 그러나 이 저항을 높이면 필터 토폴로지에 따라 대역폭 피킹도 향상되거나 감소하는 경향이 있습니다.

AFF의 롤오프 주파수를 최적화할 때 C_AAF2를 소량 변화시키면 애플리케이션에 대한 최적의 주파수 범위를 보정할 수 있습니다.

일반적으로 ADC 입력 종단 저항 R_TADC의 값을 결정하면 순 ADC 입력 임피던스가 대부분의 증폭기 특성 부하(R_L) 값의 일반적인 값과 비슷하게 보입니다. R_TADC에 대한 값을 너무 높거나 너무 낮게 선택하면 증폭기의 선형성에 악영향을 미칠 수 있으며, 이는 전체 SFDR 신호 체인 라인업에 반영됩니다.