TLC2552
12-Bit, 400 kSPS ADC, serieller Ausgang, TMS320-kompatibel (bis zu 10MHz), Dual-Kanal-Auto-Abtastung
TLC2552
- Maximum Throughput . . . 175/360 KSPS
- INL/DNL: ±1 LSB Max, SINAD: 72 dB, SFDR: 85 dB, fi = 20 kHz
- SPI/DSP-Compatible Serial Interface
- Single 5-V Supply
- Rail-to-Rail Analog Input With 500 kHz BW
- Three Options Available:
- TLC2551: Single Channel Input
- TLC2552: Dual Channels With Autosweep
- TLC2555: Single Channel With Pseudo-Differential Input
- Low Power With Autopower Down
- Operating Current: 3.5 mA
Autopower Down: 8 µA
- Operating Current: 3.5 mA
- Small 8-Pin MSOP and SOIC Packages
TMS320 is a trademark of Texas Instruments.
The TLC2551, TLC2552, and TLC2555 are a family of high performance, 12-bit, low-power, miniature, CMOS analog-to-digital converters (ADC). The TLC255x family uses a 5-V supply. Devices are available with single, dual, or single pseudo-differential inputs. Each device has a chip select (CS)\, serial clock (SCLK), and serial data output (SDO) that provides a direct 3-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a TMS320 DSP, a frame sync signal (FS) can be used to indicate the start of a serial data frame on CS\ for all devices or on FS for the TLC2551.
The TLC2551, TLC2552, and TLC2555 are designed to operate with very low power consumption. The power saving feature is further enhanced with an autopower down mode. This product family features a high-speed serial link to modern host processors with SCLK up to 20 MHz. The maximum SCLK frequency is dependent upon the mode of operation (see Table 1). The TLC255x family uses the SCLK as the conversion clock, which provides synchronous operation and a minimum conversion time of 1.5 µs using a 20 MHz SCLK.
Ähnliche Produkte, die für Sie interessant sein könnten
Ähnliche Funktionalität wie verglichener Baustein
Technische Dokumentation
Typ | Titel | Datum | ||
---|---|---|---|---|
* | Data sheet | 5 V, Low-Power, 12-Bit, 175/360 KSPS, Serial ADC with AutoPower Down datasheet (Rev. D) | 17 Okt 2002 | |
E-book | Best of Baker's Best: Precision Data Converters -- SAR ADCs | 21 Mai 2015 | ||
Application note | Determining Minimum Acquisition Times for SAR ADCs, part 2 | 17 Mär 2011 |
Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
5-6KINTERFACE — 5–6 K, Schnittstellen-Evaluierungsmodul
The interface board consists of two signal conditioning sites, two serial EVM sites, and a parallel EVM site. Regardless of the interface type, all EVMs compatible with the 5-6K Interface Board have a standard analog interface and standard power connector. Three position screw terminals J1 and J2 (...)
ANALOG-ENGINEER-CALC — Rechner für Analogtechniker
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
TINA-TI — SPICE-basiertes analoges Simulationsprogramm
Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
---|---|---|
SOIC (D) | 8 | Ultra Librarian |
VSSOP (DGK) | 8 | Ultra Librarian |
Bestellen & Qualität
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.