DAC2904
- 125MSPS UPDATE RATE
- SINGLE SUPPLY: +3.3V or +5V
- HIGH SFDR: 78dB at fOUT = 10MHz
- LOW GLITCH: 2pV-s
- LOW POWER: 310mW
- INTERNAL REFERENCE
- POWER-DOWN MODE: 23mW
- APPLICATIONS
- COMMUNICATIONS:
- Base Stations, WLL, WLAN
- Baseband I/Q Modulation
- MEDICAL/TEST INSTRUMENTATION
- ARBITRARY WAVEFORM GENERATORS (ARB)
- DIRECT DIGITAL SYNTHESIS (DDS)
- COMMUNICATIONS:
All trademarks are the property of their respective owners.
The DAC2904 is a monolithic, 14-bit, dual-channel, high-speed Digital-to-Analog Converter (DAC), and is optimized to provide high dynamic performance while dissipating only 310mW.
Operating with high update rates of up to 125MSPS, the DAC2904 offers exceptional dynamic performance, and enables the generation of very-high output frequencies suitable for “Direct IF” applications. The DAC2904 has been optimized for communications applications in which separate I and Q data are processed while maintaining tight-gain and offset matching.
Each DAC has a high-impedance differential-current output, suitable for single-ended or differential analog-output configurations.
The DAC2904 combines high dynamic performance with a high update rate to create a cost-effective solution for a wide variety of waveform-synthesis applications:
- Pin compatibility between family members provides 10-bit (DAC2900), 12-bit (DAC2902), and 14-bit (DAC2904) resolution.
- Pin compatible to the AD9767 dual DAC.
- Gain matching is typically 0.5% of full-scale, and offset matching is specified at 0.02% max.
- The DAC2904 utilizes an advanced CMOS process; the segmented architecture minimizes output-glitch energy, and maximizes the dynamic performance.
- All digital inputs are +3.3V and +5V logic compatible. The DAC2904 has an internal reference circuit, and allows use in a multiplying configuration.
The DAC2904 is available in a TQFP-48 package, and is specified over the extended industrial temperature range of –40°C to +85°C.
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | Dual, 14-Bit, 125 MSPS Digital-to-Analog Converter データシート (Rev. C) | 2004年 10月 14日 | |||
| アプリケーション・ノート | Wideband Complementary Current Output DAC Single-Ended Interface (Rev. A) | 2015年 5月 8日 | ||||
| アプリケーション・ノート | 高速データ変換 | 英語版 | 2009年 12月 11日 | |||
| アプリケーション・ノート | データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす | 2009年 4月 22日 | ||||
| ユーザー・ガイド | TSW3000 Demo Kit (Rev. B) | 2005年 11月 20日 | ||||
| ユーザー・ガイド | TSW3000 Demo Kit (Rev. A) | 2005年 9月 26日 | ||||
| EVM ユーザー ガイド (英語) | DAC290x-EVM: Demo Board (Rev. B) | 2005年 9月 20日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
MATCHGAIN-CALC — Wideband Comp Current Output DAC to SE Interface: Impr Matching for Gain ; Compliance Volt Swing
- Click on "abstract" to view abstract of document.
- Open the ZIP file to extract the calculator tool.
- Open the PDF file to view the application note.
High-speed digital-to-analog converters (DACs) most often use a (...)
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TQFP (PFB) | 48 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。