JFE2140
- 超低ノイズ：
- 電圧ノイズ：
- 1kHz、I DS = 5mA で 0.9nV/√ Hz
- 1kHz、I DS = 2mA で 1.1nV/√ Hz
- 電流ノイズ：1kHz で 1.6fA/√ Hz
- 電圧ノイズ：
- 小さい V GS ミスマッチ：4mV (最大値)
- 低ゲート電流：10pA (最大値)
-
低入力容量：V DS = 5V で 13pF
-
ゲート - ドレイン間およびゲート - ソース間の高ブレークダウン電圧：-40V
-
高相互コンダクタンス：30mS
-
パッケージ：SOIC、2mm × 2mm WSON
JFE2140 は、テキサス・インスツルメンツの最新の高性能アナログ・バイポーラ・プロセスで構築された Burr-Brown™ オーディオのマッチドペア・ディスクリート JFET です。JFE2140 は、従来のディスクリート JFET テクノロジーでは利用できなかった性能を備えています。JFE2140 はすべての電流範囲にわたって優れたノイズ性能を発揮します。その際、静止電流は 50µA～20mA に設定できます。5mA でバイアスすると、入力換算ノイズ 0.9nV/√ Hz が得られ、超高入力インピーダンス (1TΩ 超) で超低ノイズ性能を実現します。また、JFET 間のマッチングが ±4mV であることがテストされており、差動ペア構成に適した低オフセットおよび高 CMRR 性能を提供しています。また、JFE2140 は、個別のクランプノードに接続されたダイオードも内蔵しており、高リークの非線形外部ダイオードを追加せずに保護機能を提供します。
JFE2140 は 40V という高いドレイン - ソース間電圧と、最低 -40V までのゲート - ソース間およびゲート - ドレイン間電圧に耐えます。温度範囲は -40℃～+125℃と規定されています。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | JFE2140 超低ノイズ、マッチング、デュアル、低ゲート電流、ディスクリート、オーディオ、N チャネル JFET データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2023年 9月 28日 |
| アプリケーション概要 | Ultra-Low-Noise JFET Preamplifier Design for High Impedance Sensors | PDF | HTML | 2024年 5月 16日 | |||
| アプリケーション・ノート | JFE2140 Ultra-Low-Noise Pre-Amplifier | PDF | HTML | 2023年 3月 2日 | |||
| ユーザー・ガイド | JFE2140 Evaluation Module Users Guide | PDF | HTML | 2022年 9月 20日 | |||
| 証明書 | JFE2140EVM EU RoHS Declaration of Conformity (DoC) | 2022年 9月 7日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DIP-ADAPTER-EVM — DIP アダプタの評価基板
DIP-Adapter-EVM は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装 IC とのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、回路への直接配線により、サポートされているオペアンプを接続できます。
DIP-Adapter-EVM キットは、業界標準の最も一般的なパッケージをサポートしています：
- D と U（SOIC-8）
- PW（TSSOP-8）
- DGK（MSOP-8、VSSOP-8）
- DBV（SOT23-6、SOT23-5、SOT23-3）
- DCK（SC70-6、SC70-5）
- DRL（SOT563-6）
JFE2140EVM — JFE2140 超低ノイズ、低ゲート電流、オーディオ、Nチャネル JFET の評価基板
JFE2140 評価基板 (EVM) を使用すると、JFE2140 の基本機能を評価できます。この評価基板 (EVM) は閉ループのプリアンプ構成を採用しており、±5V の分割電源電圧で 60dB のゲインを達成します。さまざまな回路構成に合わせて、開発ユーザーが変更を加えることができます。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 8 | Ultra Librarian |
| WSON (DSG) | 8 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。