SN54SC4T08-SEP
- VID (Vendor Item Drawing) V62/23620 が利用可能
- 吸収線量 (TID) 耐性 = 30krad (Si)
- すべてのウェハー・ロットについての 30krad(Si) までの吸収線量耐性放射線ロット受け入れテスト (TID RLAT)
- シングル・イベント効果 (SEE) 特性:
- シングル・イベント・ラッチアップ (SEL) 耐性:線エネルギー付与 (LET) = 43MeV-cm2/mg
- シングル・イベント過渡 (SET) 特性:43MeV-cm2/mg
- 幅広い動作範囲:1.2V~5.5V
- 5/3.3/2.5/1.8/1.2V V CC の 単電源変換ゲート
- TTL 互換入力:
- 昇圧変換:
- 1.8V – 1.2V からの入力
- 2.5V – 1.8V からの入力
- 3.3V – 1.8V、2.5V からの入力
- 5.0V – 2.5V、3.3V からの入力
- 降圧変換:
- 1.2V – 1.8V、2.5V、3.3V、 5.0V からの入力
- 1.8V – 2.5V、3.3V、5.0V からの入力
- 2.5V – 3.3V、5.0V からの入力
- 3.3V – 5.0V からの入力
- 昇圧変換:
- TTL 互換入力:
- 5.5V 耐圧入力ピン
- 5V で最大 25mA の出力駆動能力
- JESD 17 準拠で 250mA 超のラッチアップ性能
- 宇宙向け強化プラスチック (SEP)
- 管理されたベースライン
- 金ボンド・ワイヤ
- NiPdAu リード仕上げ
- 単一のアセンブリ / テスト施設
- 単一の製造施設
- 軍用温度範囲:-55℃~125℃
- 長い製品ライフ・サイクル
- 製品変更通知期間 (PCN) の延長
- 製品のトレーサビリティ
- NASA ASTM E595 アウトガス仕様に適合
SN54SC4T08-SEP には、4 つの独立した 2 入力 AND ゲートが内蔵されています。各ゲートはブール関数 Y = A × B を正論理で実行します。出力レベルは電源電圧 (V CC) を基準としており、1.2V、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。
入力は、低電圧 CMOS 入力の昇圧変換 (例:1.2V 入力から 1.8V 出力、1.8V 入力から 3.3V 出力) をサポートするため、低スレッショルド回路を使って設計されています。また、5V 耐圧の入力ピンにより、降圧変換 (例:3.3V から 2.5V 出力) が可能です。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | SN54SC4T08-SEP 耐放射線特性、1.2V~5.5V、クワッド 2 入力正論理 AND ゲート、変換機能内蔵 データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2023年 8月 28日 |
* | 放射線と信頼性レポート | SN54SC4T08-SEP Single Event Latch-Up Report | PDF | HTML | 2023年 10月 30日 | ||
* | 放射線と信頼性レポート | SN54SC4T08-SEP Production Flow and Reliability Report | PDF | HTML | 2023年 8月 23日 | ||
* | 放射線と信頼性レポート | SN54SC4T08-SEP Total Ionizing Dose Report | PDF | HTML | 2023年 8月 3日 | ||
アプリケーション概要 | TI Space Enhanced Plastic Logic Overview and Applications in Low-Earth Orbit Satellite Platforms | PDF | HTML | 2024年 9月 10日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
TSSOP (PW) | 14 | Ultra Librarian |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点