データシート
SN74AUC1G126
- JESD 78, Class II準拠で100mA超のラッチアップ性能
- JESD22を超えるESD保護
- 2000V、人体モデル(A114-A)
- 200V、マシン・モデル(A115-A)
- 1000V、荷電デバイス・モデル(C101)
- TIの NanoFree™パッケージで供給
- 1.8Vでの動作に最適化されており、3.6VのI/O許容電圧により、ミクスト・モード・シグナル動作をサポート
- Ioffにより部分的パワーダウン・モードおよびバック・ドライブ保護をサポート
- 1V未満で動作可能
- 最大tpd 2.5ns (1.8V時)
- 低消費電力、最大ICC 10µA
- 1.8Vにおいて±8mAの出力駆動能力
SN74AUC1G126バス・バッファ・ゲートは、0.8V~2.7VのVCCに対応していますが、特に1.65V~1.95VのVCCでの動作に適した設計となっています。
SN74AUC1G126は、3ステート出力に対応したシングル・ライン・ドライバです。出力イネーブル(OE)入力がLOWのとき、この出力はディスエーブルになります。
電源投入時または切断時の高インピーダンス状態を確保するには、OEをプルダウン抵抗経由でGNDに接続する必要があります。この抵抗の最小値は、ドライバの電流ソース能力によって決まります。
NanoFree™パッケージは、デバイス・パッケージの概念を大きく変える技術であり、ダイをパッケージとして使用します。
このデバイスは、Ioffを使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff回路が出力をディスエーブルにすることにより、電源切断時にデバイスに電流が逆流することによる損傷を回避します。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
18 をすべて表示 設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)
5 ~ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
DSBGA (YZP) | 5 | Ultra Librarian |
SOT-23 (DBV) | 5 | Ultra Librarian |
SOT-SC70 (DCK) | 5 | Ultra Librarian |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点