ホーム ロジックと電圧変換 フリップ・フロップ、ラッチ、レジスタ シフト・レジスタ
ホーム
ロジックと電圧変換
フリップ・フロップ、ラッチ、レジスタ
シフト・レジスタ
新規

SN74LVC166A

アクティブ

1.1V ～ 3.6V、8 ビット、パラレル ロード シフト レジスタ

ご注文はこちら
データシート

SN74LVC166A

アクティブ
データシート ご注文はこちら

製品詳細

Technology family LVC Supply voltage (min) (V) 1.1 Supply voltage (max) (V) 3.6 Input type CMOS Output type Push-Pull IOL (max) (mA) 24 IOH (max) (mA) -24 Features Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Catalog
Technology family LVC Supply voltage (min) (V) 1.1 Supply voltage (max) (V) 3.6 Input type CMOS Output type Push-Pull IOL (max) (mA) 24 IOH (max) (mA) -24 Features Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Catalog
TSSOP (PW) 16 32 mm² 5 x 6.4 WQFN (BQB) 16 8.75 mm² 3.5 x 2.5
  • 1.1V～3.6V の動作範囲
  • VCC とは無関係に、最大 5.5V に耐える過電圧耐性入力
  • バック ドライブ保護 (Ioff) 付きの部分的パワーダウンをサポート

  • 優れたプッシュプル出力駆動能力：

    • 3.3V で ±24mA
    • 2.3V で ±8mA
    • 1.65V で ±4mA
  • 最大伝搬遅延：11.2ns (3.3V 電源の場合)
  • JESD78 に準拠した 100mA 超のラッチアップ性能
  • 1.1V～3.6V の動作範囲
  • VCC とは無関係に、最大 5.5V に耐える過電圧耐性入力
  • バック ドライブ保護 (Ioff) 付きの部分的パワーダウンをサポート

  • 優れたプッシュプル出力駆動能力：

    • 3.3V で ±24mA
    • 2.3V で ±8mA
    • 1.65V で ±4mA
  • 最大伝搬遅延：11.2ns (3.3V 電源の場合)
  • JESD78 に準拠した 100mA 超のラッチアップ性能

SN74LVC166A は 1 つの 8 ビット パラレル ロード シフト レジスタを内蔵しています。データは、シフトまたはロード (SH/LD) 選択およびクロック (CLK) 入力を使って、同期的に読み込まれます。本デバイスは、デイジー チェーン接続と非同期クリア (CLR) 入力を可能にするため、シリアル (SER) 入力を備えています。

SN74LVC166A は 1 つの 8 ビット パラレル ロード シフト レジスタを内蔵しています。データは、シフトまたはロード (SH/LD) 選択およびクロック (CLK) 入力を使って、同期的に読み込まれます。本デバイスは、デイジー チェーン接続と非同期クリア (CLR) 入力を可能にするため、シリアル (SER) 入力を備えています。
filter その他の シフト・レジスタ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
28 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC166A クリア機能搭載、8 ビット、パラレル ロード シフト レジスタ データシート PDF | HTML 英語版 PDF | HTML 2024年 5月 31日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TSSOP (PW) 16 Ultra Librarian
WQFN (BQB) 16 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ