ホーム ロジックと電圧変換 電圧変換機能と電圧レベル・シフタ 方向制御型電圧レベル・シフタ
ホーム
ロジックと電圧変換
電圧変換機能と電圧レベル・シフタ
方向制御型電圧レベル・シフタ

SN74LVCH8T245

アクティブ

構成可能な電圧レベル・シフト機能搭載、3 ステート出力、8 ビット、デュアル電源バス・トランシーバ

ご注文はこちら
データシート

SN74LVCH8T245

アクティブ
データシート ご注文はこちら

製品詳細

Technology family LVC Bits (#) 8 High input voltage (min) (V) 1.08 High input voltage (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Data rate (max) (Mbps) 200 IOH (max) (mA) -32 IOL (max) (mA) 32 Supply current (max) (µA) 25 Features Bus-hold, Output enable, Overvoltage tolerant inputs, Partial power down (Ioff), Vcc isolation Input type Bidirectional, CMOS, Overvoltage Tolerant Output type 3-State, Balanced CMOS, Push-Pull Rating Catalog Operating temperature range (°C) -40 to 85
Technology family LVC Bits (#) 8 High input voltage (min) (V) 1.08 High input voltage (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Data rate (max) (Mbps) 200 IOH (max) (mA) -32 IOL (max) (mA) 32 Supply current (max) (µA) 25 Features Bus-hold, Output enable, Overvoltage tolerant inputs, Partial power down (Ioff), Vcc isolation Input type Bidirectional, CMOS, Overvoltage Tolerant Output type 3-State, Balanced CMOS, Push-Pull Rating Catalog Operating temperature range (°C) -40 to 85
SSOP (DB) 24 63.96 mm² 8.2 x 7.8 TSSOP (PW) 24 49.92 mm² 7.8 x 6.4 TVSOP (DGV) 24 32 mm² 5 x 6.4 VQFN (RHL) 24 19.25 mm² 5.5 x 3.5
  • 制御入力 (DIR および OE) の VIH および VIL レベルは VCCA 基準
  • データ入力のバス・ホールド機能により、外付けプルアップ / プルダウン抵抗が不要
  • VCC 絶縁機能
  • 完全に構成可能なデュアル・レール設計
  • Ioff により部分的パワーダウン・モードでの動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を上回る ESD 保護
  • 制御入力 (DIR および OE) の VIH および VIL レベルは VCCA 基準
  • データ入力のバス・ホールド機能により、外付けプルアップ / プルダウン抵抗が不要
  • VCC 絶縁機能
  • 完全に構成可能なデュアル・レール設計
  • Ioff により部分的パワーダウン・モードでの動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を上回る ESD 保護

SN74LVCH8T245 は、設定可能な 2 本の独立した電源レールを採用した 8 ビット非反転バス・トランシーバです。A ポートは VCCA に追従するように設計されており、1.65V～5.5V の電源電圧に対応します。Bポートは VCCB に追従するように設計されており、1.65V～5.5V の電源電圧に対応します。このため、1.8V、2.5V、3.3V、5.5V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。

SN74LVCH8T245 は、2 つのデータ・バス間の非同期通信用に設計されています。方向制御 (DIR) 入力および出力イネ ーブル (OE) 入力のロジック・レベルに応じて、 B ポート出力もしくは A ポート出力のいずれかがアクティブになるか、または、両方の出力ポートが高インピーダンス状態になります。本デバイスは、B ポート出力がアクティブになった場合、A バスから B バスへデータを転送し、A ポート出力がアクティブになった場合、B バスから A バスへデータを転送します。A ポートおよび B ポートの入力回路は、どちらも常にアクティブです。

アクティブ・バス・ホールド回路により、使用されていない、または駆動されていない入力を有効なロジック状態に保持します。プルアップまたはプルダウン抵抗とバス・ホールド回路との併用は推奨しません。このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディセーブルにするため、デバイスに電流が逆流して損傷に至ることを回避できます。VCC 絶縁機能は、VCCA または VCCB のいずれかが GND レベルになった場合、出力を確実に高インピーダンス状態にします。電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OE はプルアップ抵抗経由で VCCA に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74LVCH8T245 は、制御ピン (DIR および OE) が VCCA を基準とするよう設計されています。

SN74LVCH8T245 は、設定可能な 2 本の独立した電源レールを採用した 8 ビット非反転バス・トランシーバです。A ポートは VCCA に追従するように設計されており、1.65V～5.5V の電源電圧に対応します。Bポートは VCCB に追従するように設計されており、1.65V～5.5V の電源電圧に対応します。このため、1.8V、2.5V、3.3V、5.5V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。

SN74LVCH8T245 は、2 つのデータ・バス間の非同期通信用に設計されています。方向制御 (DIR) 入力および出力イネ ーブル (OE) 入力のロジック・レベルに応じて、 B ポート出力もしくは A ポート出力のいずれかがアクティブになるか、または、両方の出力ポートが高インピーダンス状態になります。本デバイスは、B ポート出力がアクティブになった場合、A バスから B バスへデータを転送し、A ポート出力がアクティブになった場合、B バスから A バスへデータを転送します。A ポートおよび B ポートの入力回路は、どちらも常にアクティブです。

アクティブ・バス・ホールド回路により、使用されていない、または駆動されていない入力を有効なロジック状態に保持します。プルアップまたはプルダウン抵抗とバス・ホールド回路との併用は推奨しません。このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディセーブルにするため、デバイスに電流が逆流して損傷に至ることを回避できます。VCC 絶縁機能は、VCCA または VCCB のいずれかが GND レベルになった場合、出力を確実に高インピーダンス状態にします。電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OE はプルアップ抵抗経由で VCCA に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74LVCH8T245 は、制御ピン (DIR および OE) が VCCA を基準とするよう設計されています。
filter その他の 方向制御型電圧レベル・シフタ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
33 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVCH8T245 8 ビット デュアル電源 バス・トランシーバ、構成可能レベルシフト、電圧変換、3 ステート出力 データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2023年 2月 2日
アプリケーション・ノート Schematic Checklist - A Guide to Designing With Fixed or Direction Control Translators PDF | HTML 2024年 10月 2日
アプリケーション・ノート Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators PDF | HTML 2024年 7月 12日
アプリケーション・ノート Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) PDF | HTML 2024年 7月 3日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Voltage Translation Buying Guide (Rev. A) 2021年 4月 15日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
アプリケーション・ノート Designing with SN74LVCXT245 and SN74LVCHXT245 Family of Direction Controlled 2015年 10月 27日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
評価ボード

AVCLVCDIRCNTRL-EVM — AVC と LVC をサポートする方向制御型双方向変換デバイス向け汎用評価モジュール（EVM）

The generic EVM is designed to support one, two, four and eight channel LVC and AVC direction-controlled translation devices. It also supports the bus hold and automotive -Q1 devices in the same number of channels. The AVC are low voltage translation devices with lower drive strength of 12mA. LVC (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

SN74LVCH8T245 IBIS Model

SCEM493.ZIP (55 KB) - IBIS Model
ダウンロード
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SSOP (DB) 24 Ultra Librarian
TSSOP (PW) 24 Ultra Librarian
TVSOP (DGV) 24 Ultra Librarian
VQFN (RHL) 24 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ